1.计算机硬件组成基础
1.CPU的组成：
计算机基本硬件系统是由运算器，控制器，存储设备，输入和输出设备组成。运算器和控制器组成了CPU，操作流程大致为获取指令，进行译码，随后执行。
2.CPU的功能：
程序控制（控制器）CPU通过执行指令来控制程序的运行。
操作控制（控制器）CPU产生每条指令的操作信号并将操作信号送到对应部件执行。
时间控制（控制器）CPU对各种操作进行时间控制，包括操作信号的生成时间，持续时间以及其顺序。
数据处理（运算器）CPU对各种数据执行算术运算或逻辑运算。
问题处理：CPU还需要对系统内部和外部出现异常的响应。
3.控制器组成:
指令寄存器：保存当前CPU执行的指令，
程序计数器：初始化保存内容是程序第一条指令的地址。随后+1，保存的总是将要执行的下一条指令的地址。
地址寄存器：保存当前CPU所访问的内存单元的地址。
指令译码器：对指令中的操作码字段进行分析解释
4.运算器组成：
算术逻辑单元（ALU)：负责处理数据，实现对数据的算术运算和逻辑运算。
累加寄存器（AC）：为ALU提供数据，并且暂存数据。
数据缓冲寄存器（DR）：作为CPU，内存和外部设备之间数据传送的中转站。
状态条件寄存器（PSW）：保存由算数指令和逻辑指令运行或测试的结果建立的各种条件码内容。
通用寄存器：程序员可以直接访问通用寄存器以存取数据，可以访问状态寄存器获取有关数据处理结果的相关信息。通过相对程序计数器进行寻址，但是不能访问指令寄存器
2.计算机基本单位
1.单位转换
位：bite 最小的数据单位
字节：最小的存储单位 1B = 8bit
千字节：1KB = 1024B
兆字节：1MB = 1024KB
吉字节：1GB = 1024MB
太字节：1TB = 1024GB
2.进制转换
D 十进制
B 二进制
O 八进制 一位等于三位二进制
H 十六进制 一位等于四位二进制
3.原码 反码 补码 移码
原码 |
反码 |
补码 |
移码 |
|
正数 |
第一位0为正 |
和原码相同 |
和原码相同 |
符号取反 |
负数 |
第一位0为负 |
除符号位 其他取反 |
在反码的基础上加一 |
补码基础上符合取反 |
正负零的补码相同 补码的补码等于原码 |
正负零的移码相同 |
4.浮点数
阶码不一致，先对阶，小向大，尾数右移，小数点左移。
浮点数的范围由阶码决定，精度由尾数决定。
当机器字长为n，补码和移码可以表示2^n,原码和反码只能表示2^n-1
如果浮点数的阶码由R位的移码表示，尾数由M位的补码表示，则范围是
3.寻址
1.立即寻址
指令里面带操作数。
2.直接寻址
指令给出操作数的地址。操作数存储在内存单元。
3.寄存器寻址
指令给出寄存器名，寄存器中有操作数。
4.寄存器间接寻址
指令给出寄存器名，寄存器中有操作数的地址。
4.校验码
校验码 = 2 有检错能力
校验码 >=3 有纠错能力
1.奇偶校验码
只能检错，不能纠错
奇校验：前面加一位，使1的位数为奇数
偶校验：前面加一位，使1的位数为偶数
2.海明码：码距3
多组数位的奇偶性来检错和纠错
数据位是n位，校验码是k位 2^k-1 >= n+k
3.循环冗余码：码距2
k和数据位加n个校验码，采用模2得到校验码
5.CISC和RISC
CISC 简易指令集计算机 |
RISC 复制指令集计算机 |
|
指令种类 |
少，精简 |
多，复杂 |
指令复杂度 |
简单 |
复杂 |
指令长度 |
固定 |
多变 |
寻址方式 |
少 |
复杂 |
实现（译码）方式 |
硬布线控制逻辑 组合逻辑控制器 |
微程序控制技术 |
通用寄存器数量 |
多 |
一般 |
流水线技术 |
支持 |
不支持 |
6.流水线
操作周期：最长操作时间
吞吐率：最长流水段操作时间的倒数
连续输入多条指令的吞吐率：指令个数 / 总指令执行时间
加速比：不适用流水线时间 / 使用流水线时间
顺序执行时间：一条指令执行时间 * 指令个数
流水线执行时间：一条指令执行时间+最长时间段时间* （指令个数-1）
7.存储器
1.访问方式
按照地址访问
按照内容访问：相联存储器
2.寻址方式
随机存储器：按照地址访问，访问任何一个时间相同。
顺序存储器：按照顺序，访问时间和存储位置相关。
直接存储器：按照数据块所在位置
3.DRAM
动态随机存储器：构成主存，需要周期性刷新消息
4.SRAM
静态随机存储器：构成Cache
5.闪存：U盘
不丢数据，以块为单位。
闪存是EPROM的一种类型可以代替ROM存储器
8.Cache
在CPU和主存之间，也就是缓存。
直接映像：关系固定，冲突多。
全相联映像：关系不固定，满了换，冲突少。
组相联映像：大关系固定，小关系不固定，冲突一般。
Cache与主存地址映射：硬件自动完成
9.中断
中断向量：中断服务程序的入口地址
中断响应时间：从发出中断请求到开始进入中断处理程序
保存现成：为了正确返回原程序继续执行
多个中断向量，假如第一个中断向量为 t1 保存现场为t2 ,在中间再次中断，中断向量为y1，保存现场为y2.
正确执行为 t1 y1 y2 t2,需要做到先进后出，堆栈实现。
10.输入输出控制方式
cpu和io 工作方式 |
CPU参与程度 |
一次读多少 |
CPU是否需要将数据放入内存 |
是否需要CPU保护现场 |
||
程序查询方式 |
串行 |
需要一直轮询检查 |
一个字 |
需要 |
是 |
|
中断驱动方式 |
并行 |
io设备主动通知 |
一个字 |
需要 |
是 |
|
直接存储器存 取方式DMA |
并行 |
仅在传输数据块开始和结束的时候工作 |
一个数据块 |
不需要，由外设直接将数据放入 |
否 |
传送数据需要占用一个存储周期 |
11.总线
东西很多，只占一分。总结：不会就选C
12.安全性
1.公钥体系
非对称加密中，用接收方的公钥加密，用接收方的私钥解密
用发送方的私钥签名（加密），用发送方的公钥验证（解密）
2.数字签名
用发送方的私钥进行签名，用发送方公钥验证验证消息的真实性
只要确定，不可否认
3.数字证书
用CA机构的私钥加密，私钥验证。可以确定网站安全性和用户身份
13.加密算法
对称密钥
私钥，私有密钥加密算法，共享密钥算法
DES DES3 AES RC RC5 IDEA
非对称密钥
公钥，公开密钥算法
DSA RSA ECC
HASH函数
SHA-1安全散列算法 128位散列值
MD5摘要算法
输出结果128位，防止发送的报文被篡改
14.系统可靠度
串联 R1*R2*R3……Rn
并联1-(1-R1)(1-R2)……(1-Rn)
