以STM32为例：
一、电源
1.1、数字电源
IO电源：VDD、VSS：1.8~3.6V，常用3.3V，去耦电容1 x 10u + N x 100n ；
内核电源：内嵌的稳压器输出：1.2V，给内核、存储器、数字外设供电；
Vcap1、Vcap2：接2 x 2u2或1 x 4u7（仅Vcap1） 特别注意：BYPASS_REG；
备份电源：VBAT：给实时时钟、备份寄存器供电，若不使用备份电源，接VDD，去耦电容1 x 100n。
2.2、模拟电源
模拟电源：VDDA：去耦：磁珠 + 1 x 1u + 1 x 100n 接至VDD。全速运行时为2.4到3.6V，慢速为 1.8V。VSSA：单点接地。给模拟量外设、PLL、DLL、电压监控等供电。
参考电源：VREF+：范围：VDDA-1.2V ~ VDDA，接参考电源（典型值2.5V）芯片输出（去耦： 1x 1u + 1 x 100n），或经电阻（47R）接至VDDA ；
VREF-：接VSSA（若无VREF+、VREF- 引脚时，内部已连至 VDDA、VSSA）；
模拟量输入电压范围：VREF-≤ VIN≤ VREF+ ；
二、复位
2.1、复位源
上电复位 (POR) 1.74V，掉电复位 (PDR) 1.7V，欠压复位 （BOR），特别注意PDR_ON，使能内部复位。
系统复位：（复位除时钟控制寄存器 CSR 中的复位标志和备份域中的寄存器以外的所有）
复位源有：外部电路复位，内部：窗口看门狗，独立看门狗，电源复位，软件复位，低功耗管理复位
2.2、可编程电压检测器
2.3、复位后的初始状态
SWDIO处于上拉，均为输入状态。
三、时钟
* 晶振电路设计：晶振的CL，Rext
见图19，HSE范围4~26MHz，优点：主时钟精度高，CL1、CL2：5pF~25pF，CL1=CL2，Rs 为 晶振参数。
四、芯片配置
自举配置（复位过程中会读取管脚状态，以决定芯片的初始工作模式等）。
BOOT0
BOOT1
五、在线调试与烧录
5.1、SWJ调试接口
（2线+电源）VDD VSS
SWDIO 串行数据线 I/O 内部弱上拉 外部加上拉
SWCLK 串行时钟线 I 内部弱下拉 外部加下拉
5.2、JTAG调试接口
(5线+电源) 联合测试行动组（Joint Test Action Group）
- JTMS 测试模式选择 I 内部弱上拉 外部加上拉
- JTCK 测试时钟 I 内部弱下拉 外部加下拉
- JTDI 测试数据输入 I 内部弱上拉 外部加上拉
- JTDO 测试数据输出 O —— 外部加上拉
- JNTRST 测试 nReset I 内部弱上拉 外部加上拉 （可选）
