隔离驱动在新能源应用中扮演了非常重要的角色，将直接或间接影响新能源产品的安全性、可靠性、寿命、效率以及成本等，本期从5个方面解读隔离驱动的重要参数；
1.安规方面
2.时间相关的介电击穿（TDDB）
3.共模瞬态抗扰度（CMTI）
4.传输延时（Tpd）
5.驱动能力(Isink&Isource)
1.安规方面
隔离耐压（Viso）
隔离耐压是指在规定的测试条件下（如电压幅值、施加时间等），能够承受的最大电压而不发生击穿、闪络或其他形式的电气故障的能力。基于安全考虑，隔离驱动须经过全面的测试和认证以确保用户安全。其中，UL1577为隔离器件的隔离耐压Viso（通常为 2.5kVRMS 或 5kVRMS)提供参考，在通过UL1577安规标准的基础上，隔离耐压越高的产品，意味着其产品质量及可靠性也越高；
爬电距离（Creepage distance，图1）和电气间隙（Clearance，图2）
爬电距离是两个导电器件之间沿固体绝缘材料表面的最短距离，一般爬电距离不小于电气间隙。根据污染等级、材料组别（CTI）和工作电压（RMS）来确定。电气间隙是导电器件之间在空气中的最短距离， 用于防止瞬态过压期间产生空气电离或电弧。电气间隙的重要影响因素是海拔和污染等级。爬电距离与长期稳定的工作电压相关， 电气间隙与较短的瞬态电压相关，同一条件下爬电距离和电气间隙越大系统工作越安全可靠。 IEC 60664-1涵盖了爬电距离和电气间隙的相关测试 。爬电距离和电气间隙的重要影响因素是隔离等级， 例如基本隔离、增强型隔离和功能隔离。 同一条件下实现增强型隔离所需爬电距离是基本隔离的2倍。
2.时间相关的介电击穿（TDDB）
介质层击穿是影响器件可靠性的重要模式，通常可以分为瞬时击穿和经时击穿两大类。对于隔离器件瞬时击穿与Viso设计能力相关，经时击穿与TDDB设计能力相关。
1/E模型、E模型通过增加压应力电压来模拟隔离器件的寿命。如下图3、4所示
CMTI（Common mode transient immunity）是隔离驱动重要的指标之一。CMTI（图5）共模瞬变抗扰度，指是指瞬态穿过隔离层以破坏驱动器输出状态所需最低上升或下降的dv/dt（单位V/ns或KV/us）。
CMTI分为静态（图6）和动态。静态是指把输入信号不变（高电平或低电平），然后施加共模瞬变，测试输出状态。UL and VDE 0884-11 并没有要求强制通过动态CMTI的测试，和静态CMTI的要求一样。
新能源应用中对隔离驱动一般要求CMTI在150V/ns的共模瞬变下，输出状态稳定。随着光伏逆变器、充电模块等功率大幅提升，不少设备厂商对隔离驱动的CMTI提出更高的要求：200V/ns，比如TI的UCC23525，手册给出最小CMTI 200V/ns，实际会更高；
4.传输延时（Tpd）
隔离驱动的传输延时Tpd（图7），是指输入信号的变化到输出驱动Gate电压发生变化的延迟时间。新能源系统应用设计中，一般是数字控制模式，对于不同的数控模式，对Tpd时间有不同的需求，一般要求Tpd时间越短越好，对于系统死区时间、效率、软件代码复杂度都会有很好的优化。TI的UCC5350的Tpd典型值为：60ns
5.驱动能力(Isink&Isource)
驱动能力是隔离驱动重要的指标之一，驱动能力直接关系到功率MOS的开关速度，对于硬开关的设计中直接影响开关损耗。新能源系统应用设计中，大功率应用中并管设计越来越多，对驱动能力的要求越来越大。TI的UCC21750的驱动能力为±10A ，并且集成了故障状态下（桥臂短路等）慢关断功能，防止因为过高的di/dt,损坏功率器件。（国内厂家像数明、川土纳芯微、思瑞浦等等基本可以实现P2P替换）
SiC MOSFET特 性
系统尺寸和电气效率是许多现代电力电子系统的关 键要求，而碳化硅已成为一种流行的半导体技术。作为一种宽禁带材料，SiC 与硅相比具有众多优势，包括高热 导率、低热膨胀系数、高最大电流密度和卓越的导电性。 此外，SiC 的低开关损耗和高工作频率也提高了效率，特 别是在需要大电流、高温和高热导率的应用中。
SiC MOSFET栅极驱动器设计考虑因素
栅极驱动器的设计可确保电源应用中使用的 MOSFET 安全运行。选择栅极驱动器时需要考虑的因素 包括：
●米勒电容(CDG)与寄生导通(PTO)
SiC MOSFET容易产生寄生导通(PTO), 这是由于 米勒电容CDG 在开关过程中将漏极电压耦合到栅极。当 漏极电压上升时，该耦合电压可能会短暂超过栅极阈值电压，使MOSFET 导通。在同步降压转换器等电路中， MOSFET 通常成对使用，其中有一个高压侧和一个低压 侧MOSFET, 而PTO会导致这些电路中的“直通”(shoot- through) 导通。
当高压侧和低压侧MOSFET 同时导通时，就会发生 直通导通，导致高压通过两个MOSFET 短路到GND 。这 种直通的严重程度取决于MOSFET 的工作条件和栅极电 路的设计，关键因素包括总线电压、开关速度，(dv/dt) 和 漏极-源极电阻(RDS(ON)) 。 在最坏的情况下，PTO 会引 发灾难性的后果，包括短路和MOSFET 损坏。
与PCB 布局和封装有关的寄生电容和电感也会加剧 PTO。 如下文所述，可以通过对器件的关断电压进行负 偏置来避免这种情况。
●栅极驱动器电压范围
MOSFET 的导通和关断是通过向其栅极施加电压实 现的，电压由专用的栅极驱动器提供，如图1所示。栅 极驱动器负责提供拉电流，使MOSFET 的栅极充电至最 终导通电压VGS(ON), 并在器件放电至最终关断电压 VGS(OFF) 时提供灌电流。
栅极驱动的正电压应足够高，以确保MOSFET 能够 完全导通，同时又不超过最大栅极电压。在使用碳化硅 MOSFET 时，必须考虑到它们通常需要比硅MOSFET更高的栅极电压。同样，虽然0 V的电压足以确保硅 MOSFET 关断，但通常建议SiC器件采用负偏置电压，以 消除寄生导通的风险。在关断过程中，允许电压向下摆 动到-3 V 甚至-5V, 这样就有了一定的余量或裕度，可以 避免在某些情况下触发VGS(TH), 从而意外导通器件。
以这种方式负偏置栅极电压还能降低MOSFET 的EOFF 损耗。如图2所示，在驱动安森美的第2代"EliteSiC M3S" 系列SiC MOSFET时，将关断电压从0 V降到-3 V, 可将EOFF损耗降低25%。
RDS(ON) 是当器件通过施加到栅极上的特定栅极到 源极电压(VGS) 导通时，MOSFET 的漏极和源极之间的 电阻。随着VGS 的增加，RDS(ON) 通常会减小， 一般来 说 ，RDS(ON) 越小越好，因为MOSFET 被用作开关。总 栅极电荷QG(TOT) 是使MOSFET 完全导通所需的电荷， 单位为库仑，通常与RDS(ON)成反比。QG(TOT)电荷由 栅极驱动器提供，因此驱动器必须能够提供拉灌所需的 电 流 。
优化功率损耗
要利用碳化硅MOSFET 降低开关损耗，设计人员需 要注意权衡考虑多方面因素。SiC MOSFET的总功率损 耗是其导通损耗和开关损耗之和。导通损耗的计算公式 为ID2*RDS(ON), 其中ID 为漏极电流，选择RDS(ON)
较低的器件可将导通损耗降至最低。然而，由于上述 QG(TOT) 与RDS(ON) 之间的反比关系，较低的RDS(ON) 值要求栅极驱动器具有较高的拉电流和灌电流。换句话 说，当设计人员选择RDS(ON) 值较低的SiC MOSFET来 减少大功率应用中的导通损耗时，栅极驱动器的拉电流 (导通)和灌(关断)电流要求也会相应增加。
SiC MOSFET的开关损耗更为复杂，因为它们受到 QG(TOT) 、 反向恢复电荷(QRR) 、输入电容(CISS)、栅 极电阻(RG) 、EON损耗和EOFF 损耗等器件参数的影响。 开关损耗可以通过提高栅极电流的开关速度来降低，但 与此同时，较快的开关速度可能会带来不必要的电磁干扰 (EMI), 特别是在半桥拓扑结构中，在预期的开关关 断时还可能触发PTO。 如上所述，还可以通过负偏置栅极电压来降低开关损耗。
因此，栅极驱动器的设计对于确保电力电子应用中 的SiC MOSFET按预期工作至关重要。幸运的是，市场上 有大量由安森美等制造商提供的专用栅极驱动IC, 这些 IC让设计者无需把精力放在驱动电路设计的细节中，同 时节省了物料清单(BoM) 成本和PCB 空间。
例如，NCP(V)51752 系列隔离式SiC 栅极驱动器专为 功率MOSFET和SiC MOSFET器件的快速开关而设计，拉 电流和灌电流分别为4.5 A 和9 A。NCP(V)51752 系列包括创新的嵌入式负偏压轨机制，无需系统为驱动器提供负偏压轨，从而节省了设计工作和系统成本。
结论
SiC MOSFET具有增强的导电性、低开关损耗、高工作频率和高耐压能力，为快速电池充电器和伺服驱动器 等电力电子应用的设计人员带来了众多优势。栅极驱动 器电路的设计是确保SiC MOSFET发挥预期功能、优化 损耗并防止PTO情况造成损坏的关键。因此，谨慎选择 MOSFET和栅极驱动器对最终应用的性能至关重要。
