Zynq SOC FPGA嵌入式裸机设计和开发教程自学笔记：GPIO扩展与中断控制技术，万字详解！！

前言：嵌入式系统中的 GPIO 扩展技术

在 Zynq SoC（System on Chip）架构中，通用输入输出（GPIO）作为连接处理器与外部设备的基础接口，其灵活性与扩展性直接影响系统的硬件适配能力。随着嵌入式应用场景的复杂化，固定引脚的 MIO（Multi-function I/O）往往难以满足多设备连接需求，因此 EMIO（Extended MIO）与 AXI GPIO 等扩展技术应运而生。

EMIO 通过将 PS（Processing System）的 GPIO 资源延伸至 PL（Programmable Logic），借助 FPGA 的可编程逻辑实现引脚的动态分配；AXI GPIO 则作为 PL 侧的软核 IP，通过 AXI-Lite 总线与 PS 通信，为系统提供额外的通用输入输出能力。二者与中断机制结合，可构建高效、实时的外设控制体系。

本文将系统阐述 EMIO 的架构原理、AXI GPIO 的总线通信机制，以及 Zynq 中断控制器（GIC）的工作流程，通过实例解析硬件配置与软件编程的关键技术，为嵌入式工程师提供从理论到实践的完整指导。

一、EMIO（Extended MIO）原理与应用

1.1 EMIO 与 MIO 的架构差异

Zynq 的 GPIO 资源分为 MIO 与 EMIO 两类，二者在功能寄存器层面完全兼容（共享相同的配置逻辑与驱动库），核心差异体现在物理映射与灵活性上：

• MIO（Multi-function I/O）：直接绑定至 Zynq 芯片的固定引脚，共计 54 路（Bank0 含 16 路，Bank1 含 38 路），其引脚定义在芯片出厂时已固化，不可更改。MIO 适用于连接高频、低延迟的外设（如 UART、SPI 等），无需经过 PL 逻辑，可直接与外部电路连接。

• EMIO（Extended MIO）：属于 PS 向 PL 延伸的虚拟 GPIO，共计 64 路（Bank2 与 Bank3 各 32 路）。EMIO 信号需先通过 PS 与 PL 的内部互连资源传输至 PL 侧，再由用户通过 FPGA 逻辑分配至具体引脚或与 PL 内部逻辑连接。其优势在于：

  • 突破 MIO 引脚数量限制，扩展 GPIO 资源；
  • 支持通过 PL 逻辑实现引脚复用（如分时连接不同外设）；
  • 可适配 PL 侧的特殊电平标准（如 LVDS），通过 FPGA 的 IOBUF 实现电平转换。

从硬件架构看，EMIO 与 MIO 共享 PS 侧的 GPIO 控制器，包括方向寄存器（DIRM）、输出使能寄存器（OEN）、数据寄存器（DATA）等核心逻辑，因此二者的软件编程接口完全一致（均通过xgpiops库函数操作）。差异仅在于 EMIO 的引脚需要在 PL 侧进行额外的路由与约束配置。

1.2 EMIO 的硬件配置流程

以 ACZ702 开发板为例，实现 PL 侧按键（S2）控制 PL 侧 LED（D5）的功能，需完成以下硬件配置步骤：

步骤 1：创建 Vivado 工程与 Block Design

1. 新建工程并指定目标器件（如 XC7Z020CLG400-2），创建空白 Block Design；
2. 添加 Zynq7 Processing System IP 核，双击 IP 核进入配置界面：
   • 在 "GPIO" 配置页勾选 "Enable MIO GPIO" 与 "Enable EMIO GPIO"，设置 EMIO 宽度为 2（分别连接 LED 与按键）；
   • 在 "MIO Configuration" 页配置 Bank1 电平为 LVCMOS 1.8V（依据硬件电路，MIO8 接 3.3V 上拉，对应 Bank1 电平标准）；
   • 在 "Memory Interface" 页配置 DDR 型号为 MT41K128M16JT-125，完成存储器接口初始化。

步骤 2：EMIO 引脚导出与约束

1. 点击 "Run Block Automation" 自动完成 Zynq IP 与外部接口的连接，右键点击 GPIO_0 的 EMIO 引脚（GPIO_0_EMIO）选择 "Make External"，将其导出为外部端口并命名为EMIO_tri_io；
2. 生成顶层 HDL 文件（"Create HDL Wrapper"），打开 "Open Elaborated Design" 进入 I/O 规划界面；
3. 依据 ACZ702 开发板引脚定义，为 EMIO 分配物理引脚：
   • LED（D5）连接至 PL 引脚 T14，对应EMIO_tri_io[0]；
   • 按键（S2）连接至 PL 引脚 F20，对应EMIO_tri_io[1]；
4. 设置引脚电平标准为 LVCMOS33，保存约束文件为GPIO_EMIO.xdc，内容如下：

   xdc

   set_property PACKAGE_PIN T14 [get_ports {EMIO_tri_io[0]}]
   set_property IOSTANDARD LVCMOS33 [get_ports {EMIO_tri_io[0]}]
   set_property PACKAGE_PIN F20 [get_ports {EMIO_tri_io[1]}]
   set_property IOSTANDARD LVCMOS33 [get_ports {EMIO_tri_io[1]}]
   

步骤 3：生成比特流与硬件导出

1. 点击 "Generate Bitstream" 生成 PL 配置文件（.bit），该文件包含 EMIO 引脚的路由逻辑；
2. 执行 "File→Export→Export Hardware"，勾选 "Include Bitstream"，生成包含硬件配置的 HDF（Hardware Definition File）或 XSA（Xilinx Support Archive）文件，为后续软件开发提供硬件资源映射。

1.3 EMIO 的软件编程实现

EMIO 的软件编程与 MIO 完全兼容，核心在于通过引脚编号区分二者（MIO 引脚编号为 0-53，EMIO 从 54 开始编号，即 EMIO0 对应 54，EMIO1 对应 55）。以下为 PL 按键控制 PL LED 的实现代码：

核心代码解析

c

运行

#include "xgpiops.h"
#include "unistd.h"

// 定义GPIO设备ID与引脚编号
#define GPIO_DEVICE_ID XPAR_PS7_GPIO_0_DEVICE_ID
#define EMIO_LED 54    // EMIO0对应引脚编号54
#define EMIO_KEY 55    // EMIO1对应引脚编号55

// GPIO驱动实例与配置指针
XGpioPs Gpio;
XGpioPs_Config *ConfigPtr;

int main(void) {
    // 1. 查找GPIO配置信息
    ConfigPtr = XGpioPs_LookupConfig(GPIO_DEVICE_ID);
    if (ConfigPtr == NULL) return XST_FAILURE;
    
    // 2. 初始化GPIO驱动
    int Status = XGpioPs_CfgInitialize(&Gpio, ConfigPtr, ConfigPtr->BaseAddr);
    if (Status != XST_SUCCESS) return Status;
    
    // 3. 配置EMIO_LED为输出模式并使能输出
    XGpioPs_SetDirectionPin(&Gpio, EMIO_LED, 1);  // 1=输出
    XGpioPs_SetOutputEnablePin(&Gpio, EMIO_LED, 1);  // 使能输出缓冲器
    
    // 4. 配置EMIO_KEY为输入模式
    XGpioPs_SetDirectionPin(&Gpio, EMIO_KEY, 0);  // 0=输入
    XGpioPs_SetOutputEnablePin(&Gpio, EMIO_KEY, 0);  // 禁用输出缓冲器
    
    // 5. 主循环：检测按键控制LED
    while (1) {
        // 读取按键状态（低电平表示按下）
        if (XGpioPs_ReadPin(&Gpio, EMIO_KEY) == 0) {
            // 按键按下：LED以1Hz频率闪烁
            XGpioPs_WritePin(&Gpio, EMIO_LED, 1);  // 高电平点亮
            usleep(500000);  // 延时500ms
            XGpioPs_WritePin(&Gpio, EMIO_LED, 0);  // 低电平熄灭
            usleep(500000);
        } else {
            // 按键释放：LED熄灭
            XGpioPs_WritePin(&Gpio, EMIO_LED, 0);
        }
    }
    return XST_SUCCESS;
}

关键函数说明

1. XGpioPs_LookupConfig：根据设备 ID（XPAR_PS7_GPIO_0_DEVICE_ID）从 BSP 生成的配置表中获取 GPIO 控制器的基地址、中断号等硬件信息；
2. XGpioPs_CfgInitialize：初始化 GPIO 驱动实例，绑定硬件资源（基地址、引脚数量等），并标记驱动为就绪状态；
3. XGpioPs_SetDirectionPin：配置引脚方向，1表示输出，0表示输入，其底层通过写入方向寄存器（DIRM）实现；
4. XGpioPs_WritePin/XGpioPs_ReadPin：通过掩码数据寄存器（MASK_DATA_LSW/MSW）实现指定引脚的电平读写，避免影响其他引脚状态。

1.4 EMIO 与 MIO 的性能对比

结论：MIO 适用于对延迟敏感的外设，EMIO 则适合需要扩展 GPIO 数量或灵活适配 PL 逻辑的场景。在实际开发中，二者可协同工作（如同时使用 MIO 控制 PS 侧 LED，EMIO 控制 PL 侧设备）。

二、AXI GPIO 软核的架构与编程

2.1 AXI GPIO 的核心架构

AXI GPIO 是 Xilinx 提供的 PL 侧软核 IP，通过 AXI-Lite 总线与 PS 通信，为系统提供可配置的通用输入输出能力。其核心架构包含以下组件：

• 双通道控制器：支持 2 个独立通道（GPIO 与 GPIO2），每通道可配置 1-32 位宽度，通道间可独立设置输入 / 输出模式；
• AXI-Lite 接口：实现 PS 与 AXI GPIO 的寄存器通信，支持 32 位地址 / 数据传输，兼容 AXI4-Lite 协议；
• 三态缓冲器：每路 GPIO 引脚通过三态缓冲器实现输入 / 输出切换，由方向寄存器（TRI）控制：
  • TRI bit=0：输出模式，数据寄存器（DATA）的值驱动引脚；
  • TRI bit=1：输入模式，引脚电平被采样至数据寄存器；
• 中断逻辑：支持通道级中断，可配置为电平或边沿触发，中断信号经 GIC（通用中断控制器）送达 PS。

AXI GPIO 的寄存器映射（基地址 + 偏移量）如下表：

2.2 AXI GPIO 的硬件配置流程

以 "拨码开关控制 LED" 为例（使用 ACZ702 开发板 + EDA 扩展板，含 8 路拨码开关与 8 路 LED），硬件配置步骤如下：

步骤 1：创建工程与添加 IP 核

1. 新建 Vivado 工程，添加 Zynq7 Processing System IP 核，配置 DDR 型号为 MT41K128M16JT-125；
2. 添加 AXI GPIO IP 核，双击配置：
   • 勾选 "Enable Dual Channel" 启用双通道；
   • 设置 "GPIO Width" 为 8（通道 1 与通道 2 均为 8 位，对应 8 路拨码开关与 8 路 LED）；
   • 保持默认 "All Inputs" 与 "All Outputs" 未勾选（通过软件动态配置方向）。

步骤 2：总线连接与引脚约束

1. 点击 "Run Connection Automation"，自动完成 Zynq 与 AXI GPIO 的 AXI-Lite 总线连接（PS 的 M_AXI_GP0 连接 AXI GPIO 的 S_AXI）；
2. 右键点击 AXI GPIO 的gpio（通道 1）与gpio2（通道 2）引脚，选择 "Make External"，分别命名为gpio_rtl_0_tri_io（拨码开关）与gpio_rtl_1_tri_io（LED）；
3. 依据扩展板引脚定义，编写约束文件AXI_GPIO.xdc：

   xdc

   // 拨码开关（通道1输入）
   set_property PACKAGE_PIN K14 [get_ports {gpio_rtl_0_tri_io[0]}]
   set_property PACKAGE_PIN L15 [get_ports {gpio_rtl_0_tri_io[1]}]
   set_property PACKAGE_PIN G14 [get_ports {gpio_rtl_0_tri_io[2]}]
   set_property PACKAGE_PIN J14 [get_ports {gpio_rtl_0_tri_io[3]}]
   set_property PACKAGE_PIN F16 [get_ports {gpio_rtl_0_tri_io[4]}]
   set_property PACKAGE_PIN H15 [get_ports {gpio_rtl_0_tri_io[5]}]
   set_property PACKAGE_PIN D18 [get_ports {gpio_rtl_0_tri_io[6]}]
   set_property PACKAGE_PIN E17 [get_ports {gpio_rtl_0_tri_io[7]}]
   
   // LED（通道2输出）
   set_property PACKAGE_PIN G17 [get_ports {gpio_rtl_1_tri_io[0]}]
   set_property PACKAGE_PIN G19 [get_ports {gpio_rtl_1_tri_io[1]}]
   set_property PACKAGE_PIN G20 [get_ports {gpio_rtl_1_tri_io[2]}]
   set_property PACKAGE_PIN G18 [get_ports {gpio_rtl_1_tri_io[3]}]
   set_property PACKAGE_PIN K19 [get_ports {gpio_rtl_1_tri_io[4]}]
   set_property PACKAGE_PIN J18 [get_ports {gpio_rtl_1_tri_io[5]}]
   set_property PACKAGE_PIN H17 [get_ports {gpio_rtl_1_tri_io[6]}]
   set_property PACKAGE_PIN K18 [get_ports {gpio_rtl_1_tri_io[7]}]
   
   // 统一电平标准
   set_property IOSTANDARD LVCMOS33 [all_inputs]
   set_property IOSTANDARD LVCMOS33 [all_outputs]
   

步骤 3：生成比特流与导出硬件

1. 生成比特流文件，验证 PL 逻辑正确性；
2. 导出包含 AXI GPIO 配置的 XSA 文件，启动 Vitis IDE 准备软件开发。

2.3 AXI GPIO 的软件编程实现

AXI GPIO 的编程依赖xgpio库，核心流程包括初始化、方向配置、数据读写。以下为拨码开关控制 LED 的实现代码：

核心代码解析

c

运行

#include "xgpio.h"
#include "xparameters.h"

// 定义设备ID与通道掩码
#define AXI_GPIO_ID XPAR_GPIO_0_DEVICE_ID
#define CH1_MASK XGPIO_IR_CH1_MASK  // 通道1掩码（0x01）
#define CH2_MASK XGPIO_IR_CH2_MASK  // 通道2掩码（0x02）

XGpio AxiGpio;  // AXI GPIO驱动实例

int main(void) {
    uint32_t sw_state;  // 存储拨码开关状态
    
    // 1. 初始化AXI GPIO
    int Status = XGpio_Initialize(&AxiGpio, AXI_GPIO_ID);
    if (Status != XST_SUCCESS) return XST_FAILURE;
    
    // 2. 配置通道1为输入（拨码开关），通道2为输出（LED）
    XGpio_SetDataDirection(&AxiGpio, 1, 0xFF);  // 通道1：0xFF=输入（8位均为1）
    XGpio_SetDataDirection(&AxiGpio, 2, 0x00);  // 通道2：0x00=输出（8位均为0）
    
    // 3. 主循环：读取拨码开关并控制LED
    while (1) {
        // 读取通道1输入值（拨码开关状态）
        sw_state = XGpio_DiscreteRead(&AxiGpio, 1);
        // 写入通道2输出（控制LED）
        XGpio_DiscreteWrite(&AxiGpio, 2, sw_state);
    }
    
    return XST_SUCCESS;
}

关键函数说明

1. XGpio_Initialize：初始化 AXI GPIO 驱动，绑定设备 ID 对应的基地址与通道配置；
2. XGpio_SetDataDirection：配置通道方向，参数Channel指定通道号（1 或 2），DirectionMask的 bit 位表示方向（1 = 输入，0 = 输出）；
3. XGpio_DiscreteRead/XGpio_DiscreteWrite：按通道读写数据，DiscreteRead返回指定通道的输入值，DiscreteWrite设置输出值，底层通过读写GPIO_DATA寄存器实现。

2.4 AXI GPIO 与 PS GPIO 的对比分析

结论：AXI GPIO 适合需要大量 GPIO 的场景（如矩阵键盘、LED 阵列），而 PS GPIO 更适合对实时性要求高的外设控制。在实际设计中，可结合二者优势（如 PS GPIO 控制关键设备，AXI GPIO 扩展辅助设备）。

三、Zynq 中断控制器与中断处理机制

3.1 中断的基本概念与分类

中断是处理器应对异步事件的核心机制，其本质是 "高优先级事件打断当前任务，处理完成后返回原任务" 的过程。Zynq 的中断系统基于 ARM Cortex-A9 的通用中断控制器（GIC）实现，支持三类中断：

1. SGI（Software Generated Interrupt）：软件触发中断，共 16 路（ID 0-15），用于 CPU 核间通信（如核 0 向核 1 发送中断）；
2. PPI（Private Peripheral Interrupt）：私有外设中断，每核 10 路（ID 16-31），包括私有定时器、看门狗等核专属外设；
3. SPI（Shared Peripheral Interrupt）：共享外设中断，共 96 路（ID 32-127），包括 GPIO、UART、ETH 等公共外设，可路由至任意 CPU 核。

Zynq 的中断触发类型分为电平触发（高电平有效）与边沿触发（上升沿 / 下降沿），具体由外设特性决定（如 GPIO 中断为电平触发，UART 接收中断为边沿触发）。

3.2 GIC（通用中断控制器）架构

GIC 是 Zynq 中断系统的核心，负责中断的优先级仲裁、分发与处理，其架构包含以下组件：

• 中断分发器（Distributor）：管理全局中断资源，包括：
  • 中断使能寄存器（ICDISER）：控制 SPI 中断的全局使能；
  • 中断优先级寄存器（ICDIPR）：设置中断优先级（0-255，值越小优先级越高）；
  • 中断目标寄存器（ICDIPTR）：指定中断路由至哪个 CPU 核；
• CPU 接口（CPU Interface）：每核一个，负责与 CPU 交互，包括：
  • 中断确认寄存器（ICCIAR）：获取当前最高优先级中断 ID；
  • 中断结束寄存器（ICCEOIR）：标记中断处理完成；
  • 优先级掩码寄存器（ICCPMR）：设置 CPU 响应的最低优先级阈值。

GIC 的中断处理流程如下：

1. 外设产生中断请求（如 GPIO 检测到按键按下）；
2. 分发器检测到中断，根据优先级与路由配置，向目标 CPU 发送中断信号；
3. CPU 暂停当前任务，进入中断异常向量，读取 GIC 的中断 ID；
4. 执行对应中断服务程序（ISR）；
5. 处理完成后，通过 GIC 标记中断结束，返回原任务。

3.3 GPIO 中断的硬件配置与编程

以 ACZ702 开发板的 PS 按键（MIO47）触发中断为例，实现按键按下时 LED（MIO7）翻转，步骤如下：

步骤 1：硬件配置（Vivado）

1. 确保 Zynq IP 的 GPIO 中断已使能：在 "Interrupts" 配置页勾选 "Enable GPIO Interrupt"；
2. 生成比特流并导出包含中断配置的 XSA 文件。

步骤 2：软件编程（Vitis）

c

运行

#include "xgpiops.h"
#include "xscugic.h"
#include "xparameters.h"
#include "unistd.h"

// 设备ID定义
#define GPIO_ID XPAR_PS7_GPIO_0_DEVICE_ID
#define GIC_ID XPAR_SCUGIC_SINGLE_DEVICE_ID
#define GPIO_INT_ID 52  // GPIO中断ID（SPI类型，查表UG585可知）

// 引脚定义
#define LED_PIN 7
#define KEY_PIN 47

// 驱动实例
XGpioPs Gpio;
XScuGic Intc;

// 中断服务程序（ISR）
static void GpioIntrHandler(void *CallbackRef) {
    XGpioPs *GpioPtr = (XGpioPs *)CallbackRef;
    
    // 读取按键状态（低电平表示按下）
    if (XGpioPs_ReadPin(GpioPtr, KEY_PIN) == 0) {
        // 翻转LED状态
        uint32_t led_val = XGpioPs_ReadPin(GpioPtr, LED_PIN);
        XGpioPs_WritePin(GpioPtr, LED_PIN, ~led_val & 0x1);
    }
    
    // 清除GPIO中断状态
    XGpioPs_IntrClearPin(GpioPtr, KEY_PIN);
}

// GIC初始化函数
int GicInit(XScuGic *IntcInstancePtr, u16 IntcDeviceId) {
    XScuGic_Config *IntcConfig;
    int Status;
    
    IntcConfig = XScuGic_LookupConfig(IntcDeviceId);
    Status = XScuGic_CfgInitialize(IntcInstancePtr, IntcConfig, 
                                  IntcConfig->CpuBaseAddress);
    if (Status != XST_SUCCESS) return Status;
    
    // 初始化ARM处理器的中断异常向量
    Xil_ExceptionInit();
    Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,
                               (Xil_ExceptionHandler)XScuGic_InterruptHandler,
                               IntcInstancePtr);
    Xil_ExceptionEnable();
    
    return XST_SUCCESS;
}

int main(void) {
    int Status;
    XGpioPs_Config *GpioConfig;
    
    // 1. 初始化GIC
    Status = GicInit(&Intc, GIC_ID);
    if (Status != XST_SUCCESS) return Status;
    
    // 2. 初始化GPIO
    GpioConfig = XGpioPs_LookupConfig(GPIO_ID);
    Status = XGpioPs_CfgInitialize(&Gpio, GpioConfig, GpioConfig->BaseAddr);
    if (Status != XST_SUCCESS) return Status;
    
    // 3. 配置LED为输出，按键为输入
    XGpioPs_SetDirectionPin(&Gpio, LED_PIN, 1);
    XGpioPs_SetOutputEnablePin(&Gpio, LED_PIN, 1);
    XGpioPs_SetDirectionPin(&Gpio, KEY_PIN, 0);
    
    // 4. 配置GPIO中断
    XGpioPs_SetIntrTypePin(&Gpio, KEY_PIN, XGPIOPS_IRQ_TYPE_EDGE_FALLING);  // 下降沿触发
    XGpioPs_IntrEnablePin(&Gpio, KEY_PIN);  // 使能引脚中断
    
    // 5. 配置GIC中断
    XScuGic_SetPriorityTriggerType(&Intc, GPIO_INT_ID, 0xA0, 0x01);  // 优先级0xA0，电平触发
    XScuGic_Connect(&Intc, GPIO_INT_ID,
                   (Xil_ExceptionHandler)GpioIntrHandler,
                   (void *)&Gpio);  // 绑定中断服务程序
    XScuGic_Enable(&Intc, GPIO_INT_ID);  // 使能GIC中断
    
    // 主循环：空闲状态
    while (1) {
        usleep(100000);  // 降低CPU占用
    }
    
    return XST_SUCCESS;
}

关键函数与配置说明

1. GPIO 中断配置：

   • XGpioPs_SetIntrTypePin：设置中断触发类型（XGPIOPS_IRQ_TYPE_EDGE_FALLING表示下降沿）；
   • XGpioPs_IntrEnablePin：使能指定引脚的中断；
   • XGpioPs_IntrClearPin：清除中断状态（避免重复触发）。

2. GIC 配置：

   • XScuGic_SetPriorityTriggerType：设置中断优先级（0xA0 为中等优先级）与触发类型（0x01 表示电平触发）；
   • XScuGic_Connect：将中断 ID 与中断服务程序绑定；
   • XScuGic_Enable：使能 GIC 对该中断的转发。

3. 中断服务程序（ISR）：需满足 "快进快出" 原则，避免复杂运算，核心是读取外设状态、处理事件、清除中断标志。

3.4 中断优化与常见问题

1. 中断优先级冲突：

   • 问题：高优先级中断被低优先级中断阻塞；
   • 解决：通过XScuGic_SetPriority合理分配优先级，关键中断（如电源故障）设置高优先级（0-31）。

2. 中断嵌套：

   • 问题：ISR 执行时被更高优先级中断打断；
   • 解决：在 ISR 入口禁用中断（Xil_ExceptionDisable），出口重新使能（Xil_ExceptionEnable）。

3. 中断丢失：

   • 问题：电平触发中断未及时清除，导致重复触发；
   • 解决：在 ISR 中先清除外设中断标志，再清除 GIC 标志。

4. 性能优化：

   • 减少 ISR 中的代码量，复杂逻辑通过信号量交还给应用层处理；
   • 使用中断聚合（如多个 GPIO 引脚共享一个中断），减少中断次数。

四、综合应用案例与实践技巧

4.1 EMIO 与 MIO 协同控制案例

需求：使用 PL 侧按键（EMIO55）控制 PS 侧 LED（MIO7）与 PL 侧 LED（EMIO54）交替闪烁，按键释放后均熄灭。

实现代码片段：

c

运行

// 交替闪烁逻辑（主循环中）
while (1) {
    if (XGpioPs_ReadPin(&Gpio, EMIO_KEY) == 0) {  // 按键按下
        // 第一状态：PS LED亮，PL LED灭
        XGpioPs_WritePin(&Gpio, MIO_LED, 1);
        XGpioPs_WritePin(&Gpio, EMIO_LED, 0);
        usleep(500000);
        
        // 第二状态：PS LED灭，PL LED亮
        XGpioPs_WritePin(&Gpio, MIO_LED, 0);
        XGpioPs_WritePin(&Gpio, EMIO_LED, 1);
        usleep(500000);
    } else {  // 按键释放
        XGpioPs_WritePin(&Gpio, MIO_LED, 0);
        XGpioPs_WritePin(&Gpio, EMIO_LED, 0);
    }
}

关键技巧：通过引脚编号区分 MIO 与 EMIO（MIO7=7，EMIO54=54），共享同一 GPIO 驱动实例，简化代码结构。

4.2 AXI GPIO 中断应用案例

需求：当拨码开关（AXI GPIO 通道 1）的 bit0 由 0 变为 1 时，触发中断，控制 LED（通道 2）的 bit0 翻转。

实现代码片段：

c

运行

// 中断服务程序
void AxiGpioIntrHandler(void *CallbackRef) {
    XGpio *GpioPtr = (XGpio *)CallbackRef;
    uint32_t int_status;
    
    // 读取中断状态
    int_status = XGpio_InterruptGetStatus(GpioPtr);
    
    // 处理通道1中断
    if (int_status & CH1_MASK) {
        uint32_t sw_val = XGpio_DiscreteRead(GpioPtr, 1);
        if (sw_val & 0x01) {  // bit0为1
            uint32_t led_val = XGpio_DiscreteRead(GpioPtr, 2);
            XGpio_DiscreteWrite(GpioPtr, 2, led_val ^ 0x01);  // 翻转bit0
        }
        XGpio_InterruptClear(GpioPtr, CH1_MASK);  // 清除中断
    }
}

// 中断配置（主函数中）
XGpio_InterruptEnable(&AxiGpio, CH1_MASK);
XGpio_InterruptGlobalEnable(&AxiGpio);
XScuGic_Connect(&Intc, AXI_GPIO_INT_ID, 
               (Xil_ExceptionHandler)AxiGpioIntrHandler, &AxiGpio);
XScuGic_Enable(&Intc, AXI_GPIO_INT_ID);

关键技巧：AXI GPIO 的中断需同时启用通道中断（XGpio_InterruptEnable）与全局中断（XGpio_InterruptGlobalEnable），二者缺一不可。

4.3 开发调试技巧

1. 寄存器查看：在 Vitis 的 "Memory" 视图中输入 GPIO 基地址（如 PS GPIO 基地址 0xE000A000），实时查看寄存器值，验证配置是否正确；
2. 中断调试：使用 "Breakpoints" 在 ISR 入口设置断点，通过 "Variables" 视图观察中断状态寄存器，定位中断未触发或重复触发问题；
3. 引脚电平测量：若软件配置正确但硬件无响应，使用示波器测量引脚电平，排查硬件连接或约束错误；
4. 资源占用优化：AXI GPIO 的通道宽度应按需配置（如仅需 2 路则设为 2），避免浪费 PL 资源。

五、总结与扩展学习

Zynq 的 GPIO 扩展技术（EMIO 与 AXI GPIO）与中断机制是构建灵活嵌入式系统的基础。EMIO 通过 PL 扩展实现引脚灵活分配，AXI GPIO 基于总线提供大规模 GPIO 资源，二者结合中断控制可满足复杂外设交互需求。

扩展学习方向：

• 基于 DMA 的高速 GPIO 数据传输；
• 多中断源的优先级管理策略；
• 结合 FreeRTOS 的中断与任务同步。

通过本文的理论与实践讲解，工程师可掌握 Zynq GPIO 扩展与中断控制的核心技术，为更复杂的嵌入式系统设计奠定基础。