电路思维下的 Verilog：如何区分组合逻辑与时序逻辑

电路思维下的 Verilog：如何区分组合逻辑与时序逻辑

一、引言

在学习 Verilog 时，很多初学者容易将其当作一种编程语言来理解，习惯性地套用软件思维。然而 Verilog 的本质并不是传统意义上的“编程”，而是硬件电路的描述。当我们编写 Verilog 代码时，综合工具会根据语句生成实际的电路结构，而非仅仅执行一段软件逻辑。

在电路设计中，逻辑单元大体可以分为两类：组合逻辑（Combinational Logic）与时序逻辑（Sequential Logic）。这两类逻辑在硬件结构和功能上有本质区别：

• 组合逻辑：没有存储功能，输出仅依赖于输入的实时变化，例如加法器、译码器、多路选择器。
• 时序逻辑：依赖时钟或控制信号，具备存储功能，输出不仅与输入有关，还与电路的历史状态相关，例如寄存器、计数器、状态机。

因此，在编写 Verilog 代码时，若只从“编程语言”的角度去理解，容易陷入各种误区，例如：

• 忘记写 @(*) 导致锁存器被综合出来；
• 在时序逻辑中误用阻塞赋值（=），引发竞态；
• 在组合逻辑中误用非阻塞赋值（<=），增加混淆。

为了避免这些问题，必须回归电路思维，理解 Verilog 背后对应的电路模型。本文将通过 assign 语句与 always 块的实际例子，逐步剖析如何区分和正确编写组合逻辑与时序逻辑。

二、组合逻辑与时序逻辑的概念对照

本节用“电路思维”对照解释两类逻辑的本质、时序特征与 Verilog 写法，帮助你在编码前先明确电路形态。

2.1 概念与电路模型

• 组合逻辑（Combinational）

  • 电路本质：由门电路/连线组成，无存储；输出是输入的纯函数。
  • 时间特性：仅有传播延时（propagation delay），无时钟依赖。
  • 典型电路：加法器、比较器、译码器、多路复用器（MUX）。
  • 常见写法：assign、always @(*)（阻塞赋值 =）。

• 时序逻辑（Sequential）

  • 电路本质：在组合逻辑外，加上触发器/锁存器形成存储；输出与历史状态相关。
  • 时间特性：受时钟边沿与复位控制；需满足建/保持时间（setup/hold）。
  • 典型电路：寄存器、计数器、有限状态机（FSM）、流水线寄存级。
  • 常见写法：always @(posedge clk …)（非阻塞赋值 <=）。

2.2 语言结构与电路含义映射

经验法则：组合 = assign/always @(*) + =；时序 = always @(posedge …) + <=。

2.3 极简示例对照

组合：用 assign/always @(*) 实现 MUX

// 连线式：更直观
assign y = sel ? d1 : d0;

// 过程式：便于写复杂条件（务必用 @(*) 和阻塞赋值 =）
always @(*) begin
    case (sel)
        1'b0: y = d0;
        1'b1: y = d1;
        default: y = 1'b0; // 默认分支避免锁存器
    endcase
end

时序：寄存器与同步/异步复位

// 异步复位寄存器：复位立即生效
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)  
	    q <= 8'd0;
    else         
	    q <= d;
end

// 同步复位寄存器：复位在时钟边沿生效
always @(posedge clk) begin
    if (!rst_n)  
	    q <= 8'd0;
    else         
	    q <= d;
end

FSM 拆分：时序状态寄存 + 组合下一个状态

// 1) 时序：状态寄存
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)  
	    state <= IDLE;
    else         
	    state <= state_nxt; // 非阻塞
end

// 2) 组合：下一个状态/输出逻辑
always @(*) begin
    state_nxt = state;  // 默认值避免锁存器
    out = 1'b0;
    case (state)
        IDLE:  if (start) begin state_nxt = RUN; out = 1'b1; end
        RUN:   if (done)  begin state_nxt = IDLE; end
        default: state_nxt = IDLE;
    endcase
end

2.4 决策清单：如何快速判断该写哪一类？

1. 输出是否需要“记住”过去？

   • 需要 → 时序逻辑（寄存器/状态机）。

   • 不需要 → 组合逻辑。

2. 是否要在时钟边沿更新？

   • 是 → @(posedge clk) + 非阻塞 <=。

   • 否 → assign 或 always @(*) + 阻塞 =

3. 是否存在默认保持行为？

   • 若组合逻辑中“部分条件不赋值”，综合会推断锁存器（通常不希望）。用默认赋值消除。

2.5 常见坑位（概念层面）

• 组合 always 忘记 @(*) 或缺省分支 → 锁存器被推断。

• 时序块里用阻塞 = → 竞态/仿真与综合不一致。

• 组合块里滥用非阻塞 <= → 读者/工具理解成本上升。

• 不区分同步/异步复位 → 复位时序难控、跨时钟域易出错。

• 混合在同一 always 中同时描述组合与时序 → 可读性与综合确定性下降（FSM 推荐两段式/三段式）。

2.6 时序与约束（概念提醒）

• 组合路径决定逻辑深度/延迟，影响时钟频率上限。

• 时序逻辑需满足setup/hold，STA（静态时序分析）面向寄存器到寄存器路径。

• 需要提频时：切分组合逻辑、加入流水线寄存（从组合走向时序）。

编码前先画电路框图：需要存储吗？在哪个时钟域？复位方式？最长组合路径在哪里？ 想清楚再写代码。

三、Verilog 中的组合逻辑实现方式

本节聚焦**组合逻辑（无存储）**的编码方法：assign 连续赋值与 always @(*) 过程式描述。核心目标是：输出仅由当前输入决定，不引入触发器/锁存器。

3.1 使用 assign 的连续赋值（连线式）

assign 用于对 wire 型信号进行连续驱动，语义上等价于“连线 + 门电路”。

// 基本布尔运算
assign y_and  = a & b;
assign y_or   = a | b;
assign y_xor  = a ^ b;

// 条件运算（MUX）
assign y_mux  = sel ? d1 : d0;

// 拼接与分割
assign {c_out, sum} = a + b;        // 拼接
assign lower4       = bus[3:0];     // 切片

// 有符号计算（注意显式转换）
wire signed [7:0] as = $signed(a);
wire signed [7:0] bs = $signed(b);
assign diff_signed = as - bs;

适用场景：简单表达式、拼接/切片、MUX、算术/逻辑运算、译码/编码 等。

小提示

• 内部三态总线在 FPGA 上通常被综合为 MUX，不建议在芯片内部使用：

  // 更多用于顶层 I/O
  assign io = en ? data : 1'bz;
  

3.2 使用 always @(*) 的过程式组合逻辑

当组合逻辑较复杂（多个分支、多步计算）时，使用 always @(*) 更清晰。务必使用阻塞赋值 =，并给出默认值，避免推断锁存器。

// 示例：4:1 MUX（组合）
reg [7:0] y;
always @(*) begin
    // 默认值，防止遗漏分支导致锁存器
    y = 8'h00;
    case (sel)
        2'b00: y = d0;
        2'b01: y = d1;
        2'b10: y = d2;
        2'b11: y = d3;
        // 无需 default（已有默认值），或写 default: y = 8'h00;
    endcase
end

优先级逻辑 vs 并行选择

// if-else 链：天然表达“优先级”
always @(*) begin
    grant = 3'b000;
    if      (req[2]) grant = 3'b100; // 2 优先
    else if (req[1]) grant = 3'b010; // 1 次之
    else if (req[0]) grant = 3'b001; // 0 最后
end

// case：表达“并行匹配/等价类”
always @(*) begin
    // 默认值先给好
    enc = 2'b00;
    case (din)
        4'b0001: enc = 2'b00;
        4'b0010: enc = 2'b01;
        4'b0100: enc = 2'b10;
        4'b1000: enc = 2'b11;
        default: enc = 2'b00; // 覆盖非法输入
    endcase
end

小结：

• always @(*) = 组合逻辑网络；用 =；给默认值；覆盖所有分支。

• if-else 表达优先级；case 表达并行选择（注意 default）。

3.3 常见陷阱：如何避免推断锁存器

错误示例：遗漏分支（会推断锁存器）

// BAD：当 a==0 且 b==0，不赋值 y → 保持上次值 → 锁存器
always @(*) begin
    if (a)      y = 1'b1;
    else if (b) y = 1'b0;
end

修正方法 A：默认赋值

always @(*) begin
    y = 1'b0;           // 默认
    if (a) y = 1'b1;
    else if (b) y = 1'b0;
end

修正方法 B：完整覆盖

always @(*) begin
    if      (a)       y = 1'b1;
    else if (b)       y = 1'b0;
    else              y = 1'b0;  // 覆盖所有情况
end

3.4 组合逻辑中的可综合函数（function）

function 在同一时钟周期内纯组合计算，便于复用与保持结构清晰。

// 可综合的奇偶校验函数
function automatic parity_even;
    input [7:0] d;
    integer i;
    reg p;
    begin
        p = 1'b0;
        for (i = 0; i < 8; i = i + 1)
            p = p ^ d[i];
        parity_even = ~p; // 偶校验
    end
endfunction

// 调用：既可以在 assign，也可以在 always @(*) 中
assign parity_bit = parity_even(data);

约束：函数内部不得使用 #delay、事件控制、非阻塞赋值；不能含状态（保持纯组合）。

3.5 参数化与可读性

参数化宽度让组合模块更通用：

module mux2 #(
    parameter W = 8
)(
    input  [W-1:0] d0, d1,
    input          sel,
    output [W-1:0] y
);
    assign y = sel ? d1 : d0;
endmodule

编码模板（推荐随手套用）

// 模板：组合过程块
always @(*) begin
    // 1) 默认赋值
    y   = '0;
    flag= 1'b0;

    // 2) 组合计算
    // ... if/case/算术/逻辑 ...

    // 3) 覆盖所有分支（default/else）
end

3.6 组合逻辑检查清单（写完就过一遍）

• 是否使用了 assign 或 always @(*)（而非 @(posedge clk)）

• 在 always @(*) 中是否全部用 阻塞赋值 =

• 是否给出了默认赋值或 default 分支，避免锁存器

• 是否避免了对同一 wire 的多源驱动（除非明确用 tri/总线）

• 算术是否需要有符号？必要时用 $signed/$unsigned

• 表达优先级时用 if-else 链，并行映射用 case

• 复杂逻辑是否可提炼为 function 提高复用与可读性

记住：组合逻辑不记忆历史状态。一旦发现“保持上次值”的语义，就要警惕是否误推断了锁存器。

四、Verilog 中的时序逻辑实现方式

时序逻辑的核心是存储：用触发器（flip-flop）在时钟边沿采样数据并保持到下一个边沿。正确的写法能确保仿真与综合一致、满足时序约束、避免隐含竞态。

4.1 基本模板：时钟、复位、非阻塞赋值

要点：时序块使用 always @(posedge clk …)；寄存器赋值使用非阻塞 <=；复位可同步或异步。

// 异步低复位：复位立即生效
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        q <= '0;
    end else begin
        q <= d;           // 非阻塞
    end
end

// 同步低复位：在时钟边沿生效
always @(posedge clk) begin
    if (!rst_n) begin
        q <= '0;
    end else begin
        q <= d;
    end
end

经验法则：时序块一律用 <=；不要在时序块中用阻塞 =。

4.2 使能（Clock Enable）与计数器

用时钟使能比“门控时钟”更安全、可综合性更好。

// 时钟使能寄存器
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        q <= '0;
    end else if (en) begin
        q <= d;
    end
end

// 计数器（带终止与回卷）
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        cnt <= '0;
    end else if (en) begin
        if (cnt == MAX) cnt <= '0;
        else            cnt <= cnt + 1'b1;
    end
end

不要用组合逻辑去“与”时钟（clk_gated = clk & en;），ASIC/FPGA 都应尽量使用使能或厂商专用的门控单元。

4.3 同步复位 vs 异步复位

若使用异步复位，释放复位应与时钟同步（复位同步器），避免亚稳态与毛刺。

4.4 流水线与寄存级：提频常用手段

将长组合路径切分到多级寄存器，提升最高工作频率 Fmax。

// 两级流水线示例
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        s1 <= '0;
        s2 <= '0;
    end else begin
        s1 <= f1(a, b);     // 第1级
        s2 <= f2(s1, c);    // 第2级
    end
end

流水线会引入延迟（latency）；上层需配套对齐控制与数据。

4.5 有限状态机（FSM）：三段式推荐

三段式把状态寄存、下个状态组合逻辑、输出组合逻辑分离，结构清晰、综合稳定。

// 1) 状态编码
typedef enum logic [1:0] {IDLE=2'd0, RUN=2'd1, DONE=2'd2} state_t;
state_t state, state_n;

// 2) 状态寄存（时序）
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) state <= IDLE;
    else        state <= state_n;
end

// 3) 下一个状态与输出（组合）
always @(*) begin
    state_n = state;  // 默认
    done    = 1'b0;
    case (state)
        IDLE: if (start) state_n = RUN;
        RUN:  if (finish) begin state_n = DONE; done = 1'b1; end
        DONE: state_n = IDLE;
        default: state_n = IDLE;
    endcase
end

状态编码可选二进制/一热/格雷码。一热在 FPGA 上常更快，面积可接受。

4.6 跨时钟域（CDC）与亚稳态

不同时钟域之间的信号传递必须同步，否则会出现亚稳态。

单比特电平同步（两级同步器）

reg s1, s2;
always @(posedge clk_b or negedge rst_b_n) begin
    if (!rst_b_n) begin s1 <= 1'b0; s2 <= 1'b0; end
    else begin s1 <= sig_a; s2 <= s1; end
end
assign sig_b = s2; // 在 clk_b 域安全使用

脉冲同步（电平展宽或握手）

• 方案1：在源域拉高至少 2~3 个目标域周期。

• 方案2：请求-应答握手。

• 方案3：异步 FIFO（多比特数据或连续流）。

多比特跨域，避免“每位单独同步”；使用握手/FIFO/格雷码计数器。

4.7 初始化与仿真一致性

• FPGA 合成器常支持 initial 初始化寄存器，但 ASIC 工艺通常不支持；跨工艺建议使用复位确保一致。

• 不要依赖 X 仿真值的偶然传播；上电后寄存器必须处于确定状态。

4.8 多周期路径与时序例外（概念提醒）

若计算合法地跨多个周期完成（例如 en 每 N 周期触发一次），可用约束声明多周期路径；或插入流水线。

逻辑层面用时序使能描述；物理层面确保 STA 约束与实际设计一致。

4.9 时序逻辑编码模板（可直接套用）

// 通用寄存器模板（异步低复位 + 使能）
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        q   <= '0;
        val <= 1'b0;
    end else if (en) begin
        q   <= d;        // 非阻塞
        val <= d_val;
    end
end

4.10 常见坑位与规避

• 在时序块中使用 =（阻塞） → 可能产生竞态/顺序依赖，一律用 <=。

• 门控时钟以组合方式实现 → 时钟毛刺/树不受控，优先时钟使能或专用门控单元。

• 异步复位随意释放 → 需同步释放（复位同步器）。

• 跨域直连 → 使用两级同步/握手/FIFO。

• 在同一 always 混合组合与时序 → 可读性差且易出错，拆分。

4.11 时序逻辑检查清单

• 时序块敏感表为 @(posedge clk …)，无遗漏

• 全部寄存器赋值均为 非阻塞 <=

• 复位策略明确（同步/异步），并对异步复位做同步释放

• 使用时钟使能而非随意门控时钟

• 跨时钟域信号采用同步/握手/FIFO方案

• 最长组合路径是否需要流水线

• 仿真/综合初始化一致（必要时显式复位）

时序设计的两根主线：寄存器边界清晰、时序约束匹配实现。先画寄存级，再写代码。

五、组合逻辑 vs. 时序逻辑的关键区别

本节以电路思维为主线，从结构、语义、时序、功耗与工程实践等维度对比两类逻辑，帮助在编码前快速做出正确决策。

5.1 总览对照表

一句话：无存储→组合；有存储→时序。 组合关注“覆盖完整与无锁存”，时序关注“寄存边界与约束一致”。

5.2 何时选组合，何时选时序？

• 选择组合：输出只依赖“当前输入”的算术/逻辑/选择；希望零状态、零延迟（除门延时）。
• 选择时序：需要记忆/累积/步进（计数器、寄存器、FSM、流水线）；需要提高 Fmax（切分长组合路径）。
• 混合方案：多数模块是“组合计算 + 时序寄存”。先画寄存边界，再填组合内容。

5.3 语义与赋值：为什么组合用 =、时序用 <=

错误示例：在时序块用阻塞赋值

// BAD：仿真表现为同一拍内“顺序执行”，与硬件两级触发器不符
always @(posedge clk) begin
    a = in;   // 先赋 a
    b = a;    // 立刻读到新 a，等价于 b <= in（少一级寄存）
end

正确示例：在时序块用非阻塞赋值

// GOOD：两级寄存器并发更新，硬件等价
always @(posedge clk) begin
    a <= in;
    b <= a;
end

组合块推荐阻塞赋值 + 覆盖完整

always @(*) begin
    y = '0;          // 默认值防锁存
    if (sel) y = d1; // 阻塞赋值表达连线/门电路
    else     y = d0;
end

5.4 性能、面积与功耗的取舍

• 性能（Fmax）：最长组合路径决定时钟上限；加入流水线寄存能显著提频，但会增加延迟（latency）。

• 面积：寄存器/状态越多，面积与时钟树负担越大；组合逻辑过深则 LUT/门级数增多。

• 功耗：时钟是大功耗源；优先**时钟使能（CE）**而非随意门控；减少无效切换（稳态保持、屏蔽不必要翻转）。

5.5 复位与 CDC（跨时钟域）差异

• 组合逻辑无需复位；输入非法需用 default/默认值兜底，避免锁存器。

• 时序逻辑必须定义复位策略：异步上电拉住，释放需同步；或同步复位以利 STA。

• CDC只发生在时序边界：单比特用两级同步器，多比特用握手/灰码计数器/异步 FIFO。

5.6 典型坑位对照

5.7 决策清单（写代码前 30 秒）

1. 要不要记忆？ 要→时序；不要→组合。

2. 时钟与复位？ 哪个域？同步还是异步？释放如何同步？

3. 最长组合路径在哪？ 是否要加一拍流水线？

4. 接口稳定性？ 跨域/握手/ready-valid 对齐。

5. 编码模板：组合 assign/always @(*) + = + 默认值；时序 @(posedge clk) + <=。

5.8 速记卡（给未来的你）

• 组合即函数：Y = f(X)；时序即状态：S(t+1) = g(S(t), X)。

• 模板不动脑：组合 @(*) + =；时序 @(posedge clk) + <=。

• 先画寄存边界，再写逻辑；提频靠切分组合而不是“祈祷综合器”。

• 复位/CDC 有章法：异步复位同步释放；跨域用同步器/握手/FIFO。

• 看到“保持上次值”，立刻自查：是不是误推断锁存器了？

正确的分类与模板选择，能让你的 Verilog 一次通过仿真与综合，把精力留给真正的架构与优化。

六、常见误区与调试技巧

本节聚焦项目中最“高发”的坑位与定位方法，配合可直接套用的检查清单与波形调试技巧，帮助你快速定位、一次修正。

6.1 误区速览（对照表）

6.2 锁存器误推断（组合块）

错误：

// BAD：漏分支 → 锁存器
always @(*) begin
    if (a) y = 1'b1;
    // a==0 时未赋值，y“保持上次值”
end

修正：

always @(*) begin
    y = 1'b0;      // 默认值
    if (a) y = 1'b1;
end
// 或者完整覆盖所有条件/写 default

诊断：查看综合日志（inferred latch），或波形中 y 在输入未改变时仍“保持”。

6.3 阻塞 vs 非阻塞错用（时序块）

错误：

// BAD：在时序块用阻塞 =，b 读到“新 a”
always @(posedge clk) begin
    a = din;
    b = a;
end

正确：

always @(posedge clk) begin
    a <= din;
    b <= a;   // 两级寄存并发更新
end

经验：组合=，时序<=。把它当成“手腕记忆”：看到 posedge → 用 <=。

6.4 敏感表遗漏、组合环路与多源驱动

• 遗漏敏感表（旧写法 @(a or b) 少信号）：仿真与综合不一致。统一用 @(*)。

• 组合环路：例如 y = y ^ a; 形成自反馈。

  // BAD：组合环路
  always @(*) y = y ^ a;
  

  修复：把寄存意图放进时序块，或拆解逻辑。

• 多源驱动：同一 wire 被多个 assign/always 驱动，易产生冲突。统一驱动源或改用 MUX。

6.5 casez/casex 与 X/Z 传播

• casex 把 X/Z 当作通配，易掩盖设计缺陷；casez 仅把 Z 当通配，相对安全。

• 建议优先 case/casez，并保留 default。

• 仿真期可打开加强 X 传播（如 +xprop），更早暴露问题。

6.6 复位策略与释放同步

问题： 异步复位随意释放，触发器进入亚稳态，板上偶发错误。

建议：

• 异步断言、同步释放：复位解除经过两级同步器。

• 小系统或同域：用同步复位更利 STA。

• 所有关键寄存器在复位后处于确定状态，不要依赖随机上电值或 initial（ASIC 不可靠）。

6.7 跨时钟域（CDC）与脉冲丢失

• 单比特电平：两级同步器。

• 单拍脉冲：在源域展宽为目标域≥2~3个周期，或使用握手。

• 多比特数据/流：异步 FIFO / 握手协议，避免“每位各自同步”。

脉冲展宽示例（源域 a_clk → 目的域 b_clk）：

// 源域：把单拍脉冲拉宽
reg [2:0] stretch;
always @(posedge a_clk or negedge a_rst_n) begin
    if (!a_rst_n) stretch <= 3'b000;
    else if (pulse) stretch <= 3'b111;
    else            stretch <= {1'b0, stretch[2:1]};
end
assign pulse_wide = |stretch; // 送去跨域同步

6.8 仿真/综合不一致的根源

• initial 初始化寄存器：FPGA 有时可用，ASIC 通常不支持 → 显式复位。

• #delay、wait：综合忽略 → 仅限 testbench。

• 内部三态：FPGA 会被综合为 MUX，行为与预期不同 → 内部不用三态。

• 符号位/宽度不一致：$signed/$unsigned 明确转换。

• 缺少 default_nettype none：隐式声明产生“鬼网”。
  在所有源文件顶部添加：

  `default_nettype none
  

  并对所有端口/信号显式声明类型。

6.9 提频与时序收敛调试

• 定位最长路径：看综合/实现报告（critical path）。

• 措施：切分为多级寄存（流水线）、重排组合（平衡树/查找表）、使用 DSP/硬核资源。

• 多周期路径：确属逻辑跨 N 拍，配套 STA 约束，RTL 保持时序使能语义的一致性。

6.10 波形与断言调试技巧（快速定位）

• 波形对齐：锁定时钟边沿，从“输入→组合→寄存→输出”单步跟踪。

• Unknown 检查：在 testbench 中监控未知值：

  // 发现未知立即报错（仿真器支持时）
  always @(*) if (^dut_bus === 1'bx) $error("X detected on dut_bus at %t", $time);
  

• 断言/自检（若可用 SystemVerilog）：

  // one-hot 编码检查
  assert ($onehot0(state)) else $fatal("State is not one-hot at %t", $time);
  
  // ready/valid 协议
  property p_ready_valid;
    @(posedge clk) disable iff (!rst_n)
      valid |-> ##1 ready; // 例：约定 valid 后 1 拍内 ready
  endproperty
  assert property (p_ready_valid);
  

• 随机复位/随机延迟：在 testbench 注入抖动，暴露临界问题。

• 多种仿真种子：+ntb_random_seed 或自定义种子，验证稳定性。

6.11 Lint / 综合日志 / STA 三件套

• Lint（风格/结构）：阻塞/非阻塞混用、未覆盖分支、潜在锁存器、未驱动/多驱动、宽度不匹配。

• 综合日志：搜索 inferred latch、combinational loop、multi-driver、unconnected port。

• STA 报告：关注最差路径（WNS/TNS）、约束缺失、跨域假阳性。

6.12 可复用模板/护栏

• 组合块模板（默认值 + 完整覆盖）

• 时序块模板（@(posedge clk) + <= + 复位 + 使能）

• 跨域模板（两级同步器 / 握手 / FIFO）

• 文件头宏：

  `timescale 1ns/1ps
  `default_nettype none
  

  在收尾文件（如顶层）恢复：`default_nettype wire（按需）。

6.13 出问题时的“三连问”

1. 电路意图是什么（需要存储吗？在哪个时钟域？）

2. RTL 是否忠实映射（组合=、时序<=、完整分支/默认值、同步释放）

3. 实现是否匹配约束（STA 通过？CDC/复位策略落地了吗？）

记住：先电路，后代码，最后工具验证。把电路画清楚，代码自然不出戏。

七、总结

从电路思维出发是写好 Verilog 的根本：先问“要不要记忆历史”。不要 → 组合逻辑；要 → 时序逻辑。据此再选正确的编码模板与约束策略，才能保证仿真一致、综合可控、时序可收敛。

口诀：先电路、后代码；组合用“=”，时序用“<=”；默认值防锁存，寄存级保时序。

当你在写每一行 Verilog 时，脑中同时能“看到”它所映射的门电路、触发器与连线，这篇文章的目标就达到了。