🚨前言
本文是《快速上手Xilinx DDR3 IP核》系列文章的汇总篇。
该系列介绍了Xilinx 控制DDR3的IP核----MIG IP核的基本构成和使用方法，在MIG 接口的基础上在外部封装了FIFO，使得操作时序更加简单，并用此方法实现了几个练手的小项目。
📖Part1 Native接口
MIG IP核对外提供了两类接口：Native接口和AXI4接口，把我们从DDR3芯片自身复杂的接口和时序中解放了出来。
Native接口比较简单，而且效率很高，但是不如AXI4接口通用性强。
⚡第1篇：快速上手Xilinx DDR3 IP核（1）----MIG IP核的介绍及配置（Native接口）
简介：MIG IP核是xilinx针对DDR3、DDR4开发的IP核，有了这个IP核，我们只需要利用其对外接口即可实现对DDR3的读写控制，而不需要了解DDR3芯片的复杂接口。
⚡第2篇：快速上手Xilinx DDR3 IP核（2）----MIG IP核的官方例程与读写测试模块（Native接口）
简介：官方例程使我们了解一个IP的最好材料，在此基础上可以学着自己写一个读写测试模块。
⚡第3篇：快速上手Xilinx DDR3 IP核（3）----把MIG IP核封装成一个FIFO（上）（Native接口）
简介：尽管DDR3提供的Native接口已经相当简单，但还是可以更简单一点----把接口封装成一个FIFO（上）。
⚡第4篇：快速上手Xilinx DDR3 IP核（4）----把MIG IP核封装成一个FIFO（下）（Native接口）
简介：尽管DDR3提供的Native接口已经相当简单，但还是可以更简单一点----把接口封装成一个FIFO（下）。
⚡第5篇：快速上手Xilinx DDR3 IP核（n）----基于DDR3缓存的串口传图综合实战（UART + DDR3 + HDMI）
简介：用串口发送数据+ DDR3缓存数据 + VGA显示数据来实现一个简单的实战项目。
📖Part2 AXI4接口
AXI4接口，现在xilinx主推的通用性接口，最大的优点就是通用性高，基本所有主流IP都可以适配这个接口。等于一次学会，后续受益多年。
⚡第n篇：快速上手Xilinx DDR3 IP核（n）----MIG IP核的介绍及配置（AXI4接口）
⚡第n篇：快速上手Xilinx DDR3 IP核（n）----MIG IP核的官方例程与读写测试模块（AXI4接口）
⚡第n篇：快速上手Xilinx DDR3 IP核（n）----把MIG IP核封装成一个FIFO（上）（AXI4接口）
⚡第n篇：快速上手Xilinx DDR3 IP核（n）----把MIG IP核封装成一个FIFO（下）（AXI4接口）
💎最后
- 📣博客主页：wuzhikai.blog.csdn.net
- 📣本文由 孤独的单刀 原创，首发于CSDN平台🐵
- 📣文章还会持续更新，您有任何问题，都可以在评论区和我交流📞！
- 📣创作不易，您的支持是我持续更新的最大动力！如果本文对您有帮助，还请多多点赞👍、评论💬和收藏⭐！