计算机系统由“硬件”“软件”两大部分组成，软件通常存放在主存或辅存
软件分为系统软件和应用软件
1.1.2 计算机系统的层次结构
源程序：用户用高级语言编写的程序
目标程序：机器能识别的机器语言程序
实际机器：直接执行机器语言的机器 二进制代码编写程序——机器语言机器 微程序机器
汇编语言：符号式程序设计语言 要求对实际机器内部组成和指令系统熟悉 不通用，每台机器都有一种与之对应的汇编语言（每条语句都与机器语言01代码对应）
汇编程序（机器系统软件中）：汇编语言程序翻译成机器语言程序
虚拟机：人们感到存在的一台具有翻译功能的机器——汇编语言机器 高级语言机器 操作系统机器 应用语言机器
高级语言：c语言，高级语言语法语义
翻译程序：将高级语言程序翻译成机器语言程序的软件。分为编译程序、解释程序
编译程序：高级语言程序一次全部翻译为机器语言，再执行机器语言程序
解释程序：一条一条翻译，立即执行
微程序机器：将传统机器的每一条机器指令翻译成一组微指令，即构成一个微程序
操作系统机器：由操作系统软件构成，汇编语言高级语言 基本操作，控制管理 硬件软件资源，通过控制语言实现
应用语言虚拟机：满足某种用途，应用语言程序由应用程序包翻译到虚拟机4
1.1.3 计算机组成和计算机体系结构
计算机体系结构：能够被程序员见到的计算机系统的属性，概念性结构与功能特性
计算机组成：如何实现计算机体系结构所体现的属性 指令系统——计算机结构 指令实现——计算机组成
1.2.1 冯诺依曼计算机特点
特点：
五大部件——运算器 存储器 控制器 输入 输出
指令和数据以同等地位存放在存储器，并可按地址寻访
指令和数据均可用二进制表示
指令由操作码和地址码组成，操作码表操作的性质，地址码表操作数位置
指令在存储器内按顺序存放，指令顺序执行，特定条件根据运算结果或的设定条件
以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成
1.2.2 计算机的硬件框图
当代计算机已转化为已存储器为中心
运算器：完成算术运算和逻辑运算，将运算的中间结果暂存在运算器中
存储器：存放数据和程序
控制器：控制、指挥程序和数据的输入、运行及处理运算结果
输入：人们熟悉的信息形式转换为机器能识别的信息形式
输出：机器运算结果转换为人们熟悉的信息形式
现代计算机三大组成： IO（外设） 主存CPU（主机）
存储器：主存（内存）——直接与cpu交换信息 辅存（外存）
算术逻辑单元ALU：完成算术逻辑运算
控制单元CU：解释存储器中指令，发出各种操作命令执行指令
1.2.3 计算机工作步骤
上机前准备：建立数学模型、确定计算方法、编制解题程序
主存：存储体 逻辑部件 控制电路
存储体由许多存储单元组成 存储单元包含多个存储元件 每个存储元能寄存一位二进制代码0/1 一个存储单元存储的二进制代码——存储字 位数——存储字长 存储字可代表二进制数、一串字符、一条指令
主存工作方式：按存储单元地址号实现对存储字各位的存取——按地址存取MAR存储器地址寄存器，存放欲访问存储单元地址，位数对应存储单元的个数；MDR存储器数据寄存器，存放从存储体某单元取出的代码或准备往某存储单元存入的代码，位数与存储字长相等
早期：存储字长与指令字长、数据字长相等；可变—>指令字长数据字长由字节个数确定——存储字长 指令字长 数据字长三者各不相同，都是字节的整数倍
运算器：ACC累加器 MQ乘商寄存器 X操作数寄存器 算数逻辑单元ALU
控制器：取指 分析（完成什么样的操作 寻址） 执行 ；由程序计数器PC（存放当前欲执行指令的地址 自动加一 形成下一条指令地址）、指令寄存器IR（存放当前指令 来自MDR）、控制单元CU组成（IR中操作码送至CU，分析指令；地址码作为操作数送至MAR）
IO：设备及其接口
1.3 计算机硬件的主要技术指标
机器字长：CPU一次能处理数据的位数，与CPU寄存器位数有关。字长长，表示范围大，精度高；速度快；造价
存储容量：主存容量——主存中存放二进制代码的总位数 辅存容量 存储容量=存储单元个数（MAR）x存储字长（MDR）辅存容量常用字节数表示
运算速度：各指令占全部操作的百分比与各指令执行时间乘积和 单位时间内执行指令的平均条数 MIPS 执行一条指令所需时钟周期 CPI （主频倒数） 浮点运算次数每秒FLOPS
2.1.1 计算机的产生和发展
电子计算机 晶体管计算机 集成电路计算机——组成计算机基本电路的元器件
2.2 计算机的应用
科学计算 数据处理 工业控制实时控制 网络技术 虚拟现实 办公自动化和管理信息系统 CAX计算机辅助技术 CAD计算机辅助设计 CAM计算机辅助制造 CAPP计算机辅助工艺规划 CAE计算机辅助工程 CAI计算机辅助教学 CIMS计算机集成制造系统 ；多媒体技术；人工智能；
2.3 计算机展望
光计算机——不同波长的光代表不同数据 生物计算机——DNA分子间生化反应 量子计算机——量子特性，原子会旋转不是向上就是向下
3.1 总线基本概念
互连方式：分散连接 总线连接——将各部件连到一组公共信息传输线上
总线——连接多个部件的信息传输线，各部件共享的传输介质
一位一位传输 / 同时传输若干二进制代码
存储总线——cpu 主存 输入输出总线——IO总线
以cpu为中心双总线-IO设备与主存交换信息时仍占用cpu—单总线-冲突多—以存储器为中心双总线
3.2 总线分类
数据传送方式：并行 串行
使用范围：计算机总线 测控总线 网络通信总线
连接部件：片内总线——芯片内——cpu芯片内、寄存器间、寄存器与算术逻辑单元ALU；系统总线——cpu、主存、IO——板级总线板间总线，安放在各个插件板上；系统总下传输信息——数据总线（双向 位数与机器字长、存储字长有关 数据总线宽度） 地址总线（单向cpu输出） 控制总线（任一控制线，单向；对控制总线总体，双向）
通信总线——计算机系统之间或计算机系统与其他系统间
3.3 总线特征及性能指标
机械特性-连接方式 电气特性-信号传递方向有效电平范围 功能特性-地址数据控制 时间特性-总线中任一线在什么时间有效-信号时序图
3.3.2 总线性能指标
总线宽度-数据总线位数 总线带宽-数据传输速率，单位时间内总线上传输数据位数MBps 时钟同步/异步-数据与时钟 总线复用-一条信号线上分时传送两种信号 信号线数-地址数据控制总线数和 总线控制方式-突发工作、自动配置、仲裁方式、逻辑方式、计数方式 其他
3.3.3 总线标准
总线标准-系统与各模块、模块间一个互连的标准界面
ISA EISA VESA PCI-高性能 兼容性 即插即用 多主设备 与处理器和存储器子系统完全并行操作 数据地址奇偶校验 两种电压标准 可扩充性 软件兼容性 多路复用减少总线引脚个数 AGP RS-232C USB-即插即用 强连接能力
3.4 总线结构
单总线 双总线
3.4.1 单总线
3.4.2 多总线
IO设备分速度（DMA总线-高速IO与主存）+主存总线 IO总线
局部、扩展总线 局部、扩展、高速总线
3.5 总线控制
判优控制 通信控制
3.5.1 判优控制
主模块 从模块
集中式——链式（BG向下碰到有BR的停止向下建立BS-简单、容易扩充设施、对电路故障敏感、优先级别低的难获得请求） 计数器（+设备地址-BG 控制部件接到BR，BS=0开始计数通过设备地址线向各设备发出地址信号确定主设备，停止计数查询建立BS 0-n固定不变/从上一次计数终点开始） 独立请求（每台设备都有一个BRi BGi 哪个设备使用哪个设备发信号，控制部件中有排队电路 线多，快，复杂，灵活）
分布式
3.5.2 总线通信控制
总线周期——完成一次总线操作的时间 申请分配 寻址 传数 结束
同步：统一时标控制数据传送+
异步：应答 不互锁（发请求不需等待应答 一段时间确定收到便撤销；发应答。。。） 半互锁（发请求等到应答才撤销；发应答不需等待 一段时间撤销）全互锁（发请求等到应答才撤销；发应答等到获知主模块接收到才撤销）并行 串行 异步串行数据传送速率：波特率-单位时间内传送二进制数据位数bps 比特率-单位时间内传送二进制有效数据的位数bps
同步串行传送速度高于异步串行传送速度
半同步：等待响应信号线 若从模块速度慢，无法T3提供数据，T3来之前通知主模块给出wait，主模块测得wait等待
分离式：主从模块都得申请 主模块将自身信息发到系统总线后放弃控制权，从模块接收后经过一系列将数据准备好再申请控制权。主模块采用同步方式传送。
4.1.1 存储器分类
按存储介质：寄存01两种代码并能区分两种状态的物质或元器件
半导体存储器TTL MOS
磁表面 磁头 磁层；磁盘、磁带、磁鼓；非易失性
磁芯 环状元件
光盘 激光 非易失
按存取方式
随机存储器RAM：静态RAM（触发器原理寄存信息）动态RAM（电容充放电寄存信息）；存取时间与存储单元物理位置无关
只读存储器ROM：与RAM一起构成主存地址域；掩模型只读存储器MROM 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 电擦除可编程只读存储器EEPROM 闪速存储器FlashMemory
串行访问存储器/顺序存取存储器：按物理位置寻找地址——磁带，磁盘（部分串行 直接访问-磁道+串行访问-扇区——直接存取存储器）
按在计算机中作用
主存——直接与cpu交换信息 RAM（DRAM SRAM）ROM（MROM PROM EPROM EEPROM）
辅存——存放暂时不用的，不能直接 磁盘 磁带 光盘
缓存——两个速度不同部件间 cache
4.1.2 存储器层次结构
性能指标：速度 容量 位价 大 小 高
缓存-主存：解决cpu主存速度不匹配，硬件自动完成 主存-辅存：存储系统容量，硬件和操作系统共同完成
4.2 主存储器
4.2.1 概述
基本组成：存储体 MAR MDR 读写电路 译码器 驱动器
主存中存储单元地址的分配：单元地址号 存储字长取8的倍数 按字寻址 按字节寻址
主存技术指标：
存储容量=存储单元个数x存储字长（二进制总数）/8（字节总数）
存储速度：存取时间（访问时间 读出写入 收到有效地址到产生有效输出 收到有效地址到数据写入被选中单元） 存取周期（连续两次独立存储器操作所需最小间隔时间）存取周期通常大于存取时间
存储器带宽：单位时间内存储器存取的信息量，字/字节/位//s 传输速度
4.2.2 半导体存储芯片简介
半导体存储芯片基本结构：地址单向 数据双向 位数与芯片容量有关 控制读写控制片选
半导体存储芯片译码驱动该方式：线选 重合
4.2.3 随机存取存储器
存储器的基本单元电路
SRAM 寄存器的稳态特性 电源漏电原存信息丢失，易失性——高速缓冲存储器
DRAM电容存储电荷 刷新（2ms）读与原存信息相反 ——内存条
刷新DRAM：将原存信息读出再由刷新放大器形成原信息并重新写入的再生过程
2ms 刷新周期/再生周期
集中刷新——规定刷新周期内对全部存储单元集中一段时间逐行刷新，停止读写操作 死时间/访存死区 死时间率
分散刷新——对每行存储单元刷新分散到每个存取周期内，存取周期分两半，一半读写，一半刷新 不存在停止读写的死时间，存取周期变长，系统速度降低
异步刷新——每隔（刷新周期/刷新行数）刷新一行，每行刷新间隔时间仍为存取周期，刷新一行只停一个存取周期，对每行来说，刷新间隔时间仍为2ms，死时间缩短到0.5微秒
动态静态比较
DRAM集成度高 芯片引脚少 功耗小 价格低 容量大 存取周期慢
4.2.4 只读存储器
MOS TTL
掩模ROM PROM一次性编程 EPROM可擦除可编程任意次改写；紫外线照射电擦除EEPROM 闪存快擦 非易失，长期反复使用大容量闪存可替代磁盘
4.2.5 存储器与cpu的连接
存储容量扩展：位扩展 字扩展 字位扩展
连接：地址 数据 控制 读写 片选
汉明码：编码最小距离 检错 纠错
4.2.7 提高访存速度
4.3 高速缓冲存储器
4.3.1 概述
程序访问的局部性原理：访存具有相对局部性，指令和数据在主存地址分布不是随机的，连续存放
访问方式：cpu命中——直接访问cache；cpu未命中——将该字所在主存整个字块一次调入cache（cache与主存间字块传递） 调入——主存块、缓存块建立了对应关系
标记，存放那块主存块，主存块标号，判断所读数据是否已在缓存
命中率 平均访问时间 访问效率
容量、块长影响命中率：容量大，高；达到一定值，不增 块长长，高；达到一定值，反减
基本结构：cache存储体 地址映射变换机构 替换机构（cache满，替换）读写操作
4.3.2 cache——主存地址映射
直接映射
全相联映射
组相联映射