衬底准备（SOI片清洁）：
- 首先准备适当大小的SOI晶圆，可以采用dice或者cleace方法
- 确保SOI晶圆表面清洁，通常使用溶剂（如丙酮和异丙醇）清洗晶圆，并进行去离子水冲洗。用量、超声参数、时间
- 之后，可以使用氧等离子清洗（氧气等离子清洗系统）进行表面活化，以增强光刻胶的附着力。
涂胶（Spin Coating）：
- 根据所需的图形尺寸和光刻胶厚度，调整旋涂参数（如转速和时间）。通常，ZEP光刻胶的厚度与旋涂速度成反比。例如，2000-3000 rpm下可以得到约100-300 nm的胶层。波导厚度与光刻胶厚度的关系
预烘（Soft Bake）：
- 涂胶后，应立即进行烘烤。通常在150°C左右的热板上进行，持续约1-2分钟。这个步骤是为了去除溶剂并增强光刻胶的机械稳定性，避免在电子束曝光时流动。
电子束曝光：
- ZEP光刻胶具有高分辨率，非常适合电子束光刻。曝光剂量需要根据设备的加速电压和光刻胶的厚度进行调整，通常在100-200 µC/cm²之间。
- 曝光过程中应避免高剂量造成的图形塌陷或过度曝光。
显影（Development）：
- ZEP光刻胶使用专用的显影液，如ZED-N50（1:3的异丙醇和甲基异丁基酮混合液）。显影时间约为30-60秒，根据图形的复杂性和曝光剂量进行适当调整。
- 显影后，可以使用异丙醇冲洗，并进行干燥处理。
- 显影液、定影液
后烘（Post-bake）：
- 根据需求，可以在显影后进行低温后烘（90-120°C），有助于提高光刻胶的抗蚀刻性能。温度和时间
蚀刻：
- 对于SOI芯片的图形转移，可以选择使用干法蚀刻（例如氟基电浆蚀刻）或湿法蚀刻。ZEP光刻胶在蚀刻过程中表现出良好的耐蚀刻性能，特别是干法蚀刻。
在科研实验室中，从完整晶圆获取小尺寸晶圆的工艺主要有以下几种常用方法：
掰片法（Cleaving）：
- 使用划片刀（scribing tool）或激光划片工具在晶圆上划出标记，然后沿着这些划痕手动掰断晶圆。该方法适用于较脆的材料（如SOI或硅晶圆），并且比较简单经济。但如果晶圆上有精密结构，掰片法可能会产生不规则的边缘，影响后续实验。
机械划片（Dicing）：
- 通过专用划片机（如金刚石锯片）对晶圆进行切割。机械划片是一种标准的工业化切割方法，适合在较硬材料如硅、碳化硅等上使用。它可以快速、精确地获取指定
- 尺寸的小晶圆，适合批量加工
激光切割：
- 利用高能激光在晶圆表面沿指定路径进行切割。激光切割可以非常精确，但由于局部加热效应，切割边缘可能产生热影响区，需要后续清洗或抛光以去除热损伤。这种方法适合精确控制晶圆的尺寸。
在非波导区域采用全切法，而在波导区域采用半切法，确实可以有效缓解掰片时产生的边缘不规则问题。这个方法通过以下方式改进了晶圆分割的质量：
全切法（Non-waveguide regions）：
- 在非关键区域，如无精密结构的边缘区域，采用全切法能够确保晶圆被完全切穿。这种方法保证了晶圆的断裂路径更加可控，并且减少了不规则断裂的机会。全切法可以通过机械划片或激光切割实现，能够提供平滑的边缘。
半切法（Waveguide regions）：
- 在有波导等精密结构的区域，半切法可以避免切割过程中的应力直接作用在波导结构上。半切法意味着晶圆不会被完全切穿，只是在表面或靠近表层切出一条较浅的划痕。之后，晶圆可以沿着这些浅划痕进行手动掰断，确保应力分布均匀，减少对波导结构的损伤。
- 半切深度需要根据晶圆厚度和波导结构的精密度进行优化，既要保证划痕足够深以控制断裂路径，又要避免划痕过深而影响结构完整性。
优点：
- 降低应力集中：通过在关键区域（波导区）采用半切法，可以减小断裂过程中的应力集中，防止波导区域的结构被破坏。
- 提高边缘光滑度：在非关键区域使用全切法，可以产生更光滑且规则的边缘，方便后续的实验或封装处理。
这种结合全切和半切的方法提供了一种较为经济且有效的解决方案，特别是在小晶圆加工中用于保留精密结构的完整性和光滑边缘。如果对边缘质量要求更高，还可以考虑在半切后进行后续的抛光或清洗步骤。
对于SOI（Silicon-On-Insulator）芯片，半切法通常是为了在手动掰断时控制晶圆的断裂路径，但不完全穿透材料。划刻时，具体的切割深度决定了影响的层次：
硅层（Top Silicon Layer）：
- 半切划刻一般只会切到顶层硅，也就是SOI结构的最上层。这个硅层通常较薄，厚度可能在几十纳米到几百纳米之间（例如220 nm的波导层）。这种方式可以避免对下方的埋氧层和基底硅产生直接影响。
- 如果波导结构存在于顶层硅中，半切法通过在顶层硅上进行浅划刻，确保不会完全切穿埋氧层。
埋氧层（Buried Oxide, BOX）：
- 通常半切不会深入到埋氧层。埋氧层是SOI结构的中间层，起到绝缘作用。如果划刻过深切入埋氧层，可能会影响到波导区域的精度和整体的机械强度。
基底硅层（Handle Silicon Layer）：
- 基底硅层是SOI的最下层，厚度通常较厚。半切法并不涉及切入这一层，因为该层通常用于提供机械支撑。全切法可以切穿基底硅层来完成晶圆的分割，而波导区域的半切则避免了对基底硅层的切穿。
因此，在SOI芯片上采用半切法时，通常只会切到顶层硅（S），而不会切穿到埋氧层（O）和基底硅（I）层，以保护波导结构或其他精密设计。
理论上，激光全切和隐切结合的方式应该会使晶圆沿着预定的直线断裂，得到理想的芯片边缘。然而，手动掰开时波导区域未完全沿着隐切线断裂，出现偏移，这可能由多个因素引起，通常与材料应力分布、隐切精度和掰片过程控制有关。要解决这个问题，可以从以下几个方面入手：
1. 优化激光隐切参数
- 隐切深度控制：确保激光隐切的深度足够精确。如果隐切过浅，断裂时应力集中不足，导致断裂线偏离隐切线。如果隐切过深，可能会导致下层的材料过早断裂，影响整体裂缝路径。
- 隐切位置：隐切线的精度必须与晶圆的断裂力方向完全一致，避免断裂过程中应力不均匀导致的偏移。
- 隐切功率与速度：确保激光隐切的功率和扫描速度的匹配性。功率过高可能导致热损伤区域过大，增加断裂路径的不确定性。功率过低则会使隐切的微裂纹不足，难以有效诱导断裂路径。
2. 改善手动掰片过程
- 控制断裂应力的施加方向：掰片时应尽量沿着激光隐切的路径施加应力，避免在隐切区域的侧向或不均匀应力。使用专门的掰片工具，确保应力均匀地施加到隐切线上，有助于使断裂沿着激光隐切的微裂纹延展。
- 预应力技巧：可以在隐切线附近的非波导区域提前施加一些小的应力，帮助诱导断裂沿着隐切线发生。这可以有效减少由于材料应力不均匀导致的偏移。
总结：
波导区域的断裂路径偏离隐切线主要由于应力集中和切割精度的控制不当。通过优化激光隐切深度、位置和参数，改善掰片过程的应力施加方式，以及处理晶圆表面应力，可以有效减少断裂偏移，确保晶圆沿着隐切线平整断裂。