目录
以下标识符是否合法：9moon、signal@、State0？
参数（parameter）和宏定义（define）的区别是什么？
解释 case 语句中的 parallel case 和 full case 修饰符的作用。
用 Verilog 实现一个单脉冲生成电路（输入信号边沿检测）
解释 always @(*) 和 always_comb 的区别
用基本门电路（AND/OR/NOT）实现 2 选 1 多路复用器
用 Verilog 实现一个 4 位比较器（输出大于、等于、小于）。
解释时序约束（Timing Constraint）的作用和常见类型
如何优化 FPGA 设计的资源利用率（逻辑优化、布局优化等）
IP 核（Intellectual Property Core）的复用优势是什么
什么是时钟分配网络（Clock Distribution）？如何避免时钟偏斜？
FPGA 布局（Placement）和布线（Routing）的区别？
解释 FPGA 中时序分析（Setup Time/Hold Time）的基本概念。
解释代码覆盖率（Code Coverage）和功能覆盖率（Functional Coverage）的区别
描述 UVM（Universal Verification Methodology）的基本框架
用 SystemVerilog 实现随机约束测试（如随机生成输入数据）
代码中 if - else 和 case 语句的资源消耗差异
如何通过时序分析工具（如 Quartus Timing Analyzer）修复建立时间违例
解释虚方法（Virtual Method）和抽象类（Abstract Class）的作用
如何通过 clocking block 避免测试平台与设计的竞争条件？
用 Verilog 实现 4:1 多路选择器，给出三种实现方式（assign、if - else、case）
解释 parameter 与 localparam 的作用域差异
如何拼接一个 32 位向量，使其低 8 位为 0xAA，高 24 位重复填充 0x55
设计一个组合逻辑电路，判断输入 4 位向量中 1 的个数是否为偶数（奇偶校验）
用最少的逻辑门实现 3 输入多数表决器（多数为 1 则输出 1）
用 Verilog 实现一个桶形移位器（Barrel Shifter）
用 Verilog 描述单端口同步 RAM，深度 256，数据位宽 32
如何同步慢时钟域到快时钟域的单 bit 信号？画电路图并写代码
Verilog HDL 的四种基本逻辑值是什么？
在 Verilog HDL 里，有四种基本逻辑值，分别为 0、1、x 和 z。这些逻辑值是数字电路建模的基础，在设计与仿真过程中发挥着关键作用。
0 代表逻辑低电平，在实际电路里，通常对应着接近 0V 的电压。它在逻辑运算里代表假，在二进制系统中代表