基于FPGA控制PCF8591开展ADC采样,以采样烟雾模块输出模拟电压为例(IIC通信)

发布于:2025-05-09 ⋅ 阅读:(14) ⋅ 点赞:(0)

前言

这段时间做设计总是遇到一些传感器模块输出模拟电压,采集模拟电压进而了解传感器输出的浓度占比,在淘宝上找到了一个4通道的ADC采集模块,用这个来获取不同传感器的模拟电压输出正好,其实物如图所示:
该模块具有ADC采样以及DAC输出的功能,其中4路为ADC采样输入AIN0-4,一路DAC输出AOUT。
与FPGA相连接的端口为VCC、GND、SCL、SDA,主要就是通信协议的实现,实现之前需要阅读芯片手册,获取一下有用的关键信息,通信速率,从机设备地址、控制指令信息等等
产品参数:
在这里插入图片描述

在这里插入图片描述

使用注意事项:
供电:5V,你的adc输入范围就是0-5V,如果用3.3V供电,你的输入范围就是0-3.3V。不同的供电可能效果不同,我目前遇到过好多供电问题,然后换一种供电就工作正常,所以大家遇到问题时要不断排除问题。
跳帽:你如果需要用adc通道采集外部的模拟电压,你就需要对应通道的跳帽拔下来。否则数据一直是模块本身自带的数据。

一、芯片手册阅读

1.设备地址

结合两个图,发现还有A0-A2三个未知的比特,通过查看模块原理图,发现这三个引脚接地。所以设备地址确定为:0x1001000
写数据就是0x90 读数据就是0x91
在这里插入图片描述在这里插入图片描述

2.字节地址

一堆英文不想看,看图就行了,如下图所示,每个比特干啥的都说的比较清楚。
从低位这边看,[0:1]是负责说明对哪个通道进行操作的,前面也提到了总共4个通道。
然后[2]这个比特默认为1
然后[3]默认为0
然后[4:5]说明这四个通道的输入模式,有差分输入啥的,不选择,我只需要最普通的那种输入即可,所以默认00
然后[6]在ADC时为0,在DAC时为1
然后最高位默认为0

比如现在要对通道1进行ADC采样转化的功能实现,就要发送0x00000000
比如现在要对通道2进行ADC采样转化的功能实现,就要发送0x00000001
比如现在要对通道3进行ADC采样转化的功能实现,就要发送0x00000010
比如现在要对通道4进行ADC采样转化的功能实现,就要发送0x00000011

比如现在要对通道1进行DAC采样转化的功能实现,就要发送0x01000000
在这里插入图片描述

3.IIC通信协议

了解一下基本的信息,对后面实现通信流程有所参考。
在这里插入图片描述
如果发送完设备地址了,后面采样转化可以进行连续操作。

在这里插入图片描述
数字量跟模拟量的关系
在这里插入图片描述

完整的通信流程应该就是如下图所示。
在这里插入图片描述

二、仿真分析

仿真测试文件忘了放哪里了。就是简单的iic驱动,设备地址,字节地址,读取数据的命令都知道了,就是按照时序进行发送就可以了。
在这里插入图片描述

三、代码分析

`timescale  1ns/1ns

// Author        : EmbedFire
// Create Date   : 2019/04/01
// Module Name   : pcf8591_adda
// Project Name  : ad
// Target Devices: Altera EP4CE10F17C8N
// Tool Versions : Quartus 13.0
// Description   : AD电压测量模块
// 
// Revision      : V1.0
// Additional Comments:
// 

module  pcf8591_ad
(
    input   wire            sys_clk     ,   //输入系统时钟,50MHz
    input   wire            sys_rst_n   ,   //输入复位信号,低电平有效
    input   wire            i2c_end     ,   //i2c设备一次读/写操作完成
    input   wire    [7:0]   rd_data     ,   //输出i2c设备读取数据

    output  reg             rd_en       ,   //输入i2c设备读使能信号
    output  reg             i2c_start   ,   //输入i2c设备触发信号
    output  reg     [15:0]  byte_addr   ,   //输入i2c设备字节地址
	 output  wire    [15:0]  adc_data1    ,     //adc1数据 
    output  wire    [15:0]  adc_data2          //adc2数据
);

//************************************************************************//
//******************** Parameter and Internal Signal *********************//
//************************************************************************//
//parameter     define
parameter   CTRL_DATA1   =   8'b0100_0001;   //AD/DA控制字
parameter   CTRL_DATA2   =   8'b0100_0010;   //AD/DA控制字
parameter   CNT_WAIT_MAX=   18'd6_9999  ;   //采样间隔计数最大值
parameter   IDLE        =   3'b001,
            AD_START1    =   3'b010,
            AD_CMD1      =   3'b100,
				WAIT         =   3'b101,
				AD_START2    =   3'b110,
				AD_CMD2      =   3'b111;

//wire  define
wire    [31:0]  data_reg1/* synthesis keep */;   //数码管待显示数据缓存
wire    [31:0]  data_reg2/* synthesis keep */;   //数码管待显示数据缓存
//reg   define
reg     [17:0]  cnt_wait;   //采样间隔计数器
reg     [4:0]   state   ;   //状态机状态变量
reg     [7:0]   ad_data1 ;   //AD数据
reg     [7:0]   ad_data2 ;   //AD数据

wire [23:0] data_temp;
wire [23:0] data_temp1;

wire [23:0] data_temp2;
wire [23:0] data_temp3;

wire    [23:0]  po_data1    ; 
wire    [23:0]  po_data2    ; 
//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//
//cnt_wait:采样间隔计数器
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        cnt_wait    <=  18'd0;
    else    if(state == IDLE || state == WAIT )
        if(cnt_wait == CNT_WAIT_MAX)
            cnt_wait    <=  18'd0;
        else
            cnt_wait    <=  cnt_wait + 18'd1;
    else
        cnt_wait    <=  18'd0;

//state:状态机状态变量
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)begin
        state   <=  IDLE;
		  byte_addr   <=  16'b0;
	 end
    else
        case(state)
            IDLE:begin
				    byte_addr   <=  16'b0;
                if(cnt_wait == CNT_WAIT_MAX)
                    state   <=  AD_START1;
                else
                    state   <=  IDLE;
				end
            AD_START1:begin
                state   <=  AD_CMD1;
					 byte_addr   <=  CTRL_DATA1;
					 end
            AD_CMD1:
                if(i2c_end == 1'b1)
                    state   <=  WAIT;
                else
                    state   <=  AD_CMD1;
			   WAIT:begin
                if(cnt_wait == CNT_WAIT_MAX)begin
                    state   <=  AD_START2;
					 end
                else
                    state   <=  WAIT;
				end
				AD_START2:begin
                state   <=  AD_CMD2;
					 byte_addr   <=  CTRL_DATA2;
					 end
				AD_CMD2:begin
                if(i2c_end == 1'b1)
                    state   <=  IDLE;
                else
                    state   <=  AD_CMD2;
				end
            default:state   <=  IDLE;
        endcase

//i2c_start:输入i2c设备触发信号
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        i2c_start   <=  1'b0;
    else    if(state == AD_START1 || state == AD_START2)
        i2c_start   <=  1'b1;
    else
        i2c_start   <=  1'b0;

//rd_en:输入i2c设备读使能信号
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        rd_en   <=  1'b0;
    else    if(state == AD_CMD1 || state == AD_CMD2)
        rd_en   <=  1'b1;
    else
        rd_en   <=  1'b0;

byte_addr:输入i2c设备字节地址
//always@(posedge sys_clk or negedge sys_rst_n)
//    if(sys_rst_n == 1'b0)
//        byte_addr   <=  16'b0;
//    else
//        byte_addr   <=  CTRL_DATA;

//ad_data:AD数据
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        ad_data1 <=  8'b0;
    else    if((state == AD_CMD1) && (i2c_end == 1'b1)) //(state == AD_CMD) && (i2c_end == 1'b1))
        ad_data1 <=  rd_data;

always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        ad_data2 <=  8'b0;
    else    if((state == AD_CMD2) && (i2c_end == 1'b1)) //(state == AD_CMD) && (i2c_end == 1'b1))
        ad_data2 <=  rd_data;

//MQ-2:ppm = pow(11.5428 * 35.904 * Vrl/(25.5-5.1* Vrl),(1/0.6549));	
//(1/0.6549)=1.53  
// 11.5428 * 35.904 * Vrl/(25.5-5.1* Vrl)=(414*vrl)/(25.5-5.1* Vrl)
// 
//data_reg:数码管待显示数据缓存


assign  data_reg1 = ((ad_data1 * 3300) >> 4'd8);
assign  data_reg2 = ((ad_data2 * 3300) >> 4'd8);

assign  data_temp= (414*data_reg1);
assign  data_temp1= 25500-(5*data_reg1);
assign  data_temp2= (414*data_reg2);
assign  data_temp3= 25500-(5*data_reg2);
//po_data:数码管待显示数据
assign  po_data1 = data_temp2/data_temp3;
//转换后的烟雾浓度0-150
assign  po_data2 = data_temp/data_temp1;

assign  adc_data1 = po_data1[15:0];
assign  adc_data2 = po_data2[15:0];
endmodule


我这是采集两个通道的adc,对控制字节进行了切换,使用状态机。

在这里插入图片描述
逻辑分析仪读取的正常时序。
该说不说Quartus的逻辑分析仪使用感差于vivado。代码两个平台是通用的

总结

视频演示

FPGA环境监测火灾监测家居监测(温湿度模块、烟雾模块、PM2.5模块等等)蓝牙通信


网站公告

今日签到

点亮在社区的每一天
去签到