在硬件设计领域，电源设计的重要性不言而喻。可以毫不夸张地说，把电源设计好，硬件成功就完成了一半。接下来，我们将详细探讨电源设计的各个关键环节。
1. 电源需求整理 —— 电源树
在实际的电路板设计中，电源设计占据着相当大的比重。平均而言，一块电路板大约 30% 的面积用于电源设计，而且约 50% 的硬件问题都与电源或接地有关。
在电源设计的初始阶段，我们需要根据电源专题整理出 “电源树”。电源专题需要全面分析电源需求，涵盖每种电源的电压范围、电流需求、动态响应以及上电时序等方面。同时，对于时钟专题，要针对每个时钟输入的电平标准、频率、抖动等参数以及时钟时序进行分析，并按照各种时钟解决方案进行优化。每个管脚的使用方式、连接方式以及对接管脚的电平是否满足要求，都需要详细分析并形成文档。
例如，芯片厂家通常会给出针对其自身器件的电源要求。以 Intel 为例，它会描述其电源上电时序之间的耦合关系和先后顺序。然而，在实际的电路板设计中，情况要复杂得多。电路板上除了主芯片，还有网卡、FPGA 等其他器件，它们都有各自复杂的供电方案和上下电时序要求。并且，许多器件可能需要相同电压的电源，为了简化设计，通常会使用一个电源为所有相同电压的器件供电。比如 3.3V 电源，很可能只有一个电源输出，但要为所有使用 3.3V 电压的器件供电。这就需要我们综合考虑所有用电器件的需求以及它们自身的上电时序要求。
我们的做法是先梳理出所有器件的用电需求，然后合并共性需求，整理出整个单板的供电需求以及供电时序要求。之后，根据这些需求设计整板的电源方案，选择合理、可靠且性价比高的电源方案。在设计过程中，先形成功能框图，并进行评审。
以下是几个关键图表和文档：
- 电源需求分析表：详细列出所有器件的电源需求，包括电压范围、电流需求、动态响应和上电时序等信息。
- 共性需求合并图：直观展示不同电压的器件合并后的供电需求。
- 整板电源方案框图：清晰展示整板的电源架构设计，包括各个电源模块和它们之间的连接关系。
- 上电时序图：详细说明各个电源模块的上电顺序和时序要求，确保满足所有器件的需求。
通过以上步骤，我们就能清晰地整理出电源设计的需求。
2. 根据电源输入和输出情况，思考电源 “模块” 的布局
电源的输入通常是通过背板、适配器、PoE、USB 等形式进行直流输入，一般输入形式较为单一，或者是多路输入但进行合路设计。电源的输出则是上一小节整理的电源用电器件的各种电源种类的整理合并。
根据器件的位置关系，我们可以大致整理出一个器件布局。当然，器件布局的分布受到多种因素的影响，这里我们重点关注主芯片的 “大电流” 电源的位置。我们首先要优先考虑主芯片及配套大功率芯片（如 DDR）的电源管脚分布，特别是要根据主芯片的电源分布情况，合理分配 “关键电源平面”。在考虑各种电源从哪个平面流入 CPU 时，需要遵循以下原则：
- 各个电源平面要减小 “耦合”，避免各种电源平面交织在一起，以免相互干扰。
- 用的路径完成电源流入任务，避免 “绕远路”，以减少能量损耗和信号延迟。
- 尽量减小 “换层”，因为换层会增加信号传输的复杂性和干扰的可能性。
- 关键的电源尽可能采用 “完整的电源平面”，以保证电源的稳定性和可靠性。
因此，在动手布放 “DC/DC” 电源时，我们要先构想出整个供电的拓扑，做好电源流向的规划。
3. 输入电源不要满板跑
这是一个容易被忽略但非常重要的原则。输入电源是外部供电，其引入的干扰不可控。而且，输入电源给每个 DC/DC 供电时，每个 DC/DC 的输入电容都会有大功率的电流跳变，需要控制这个电流环的大小。即使控制了电流环的大小，输入电源与 DC/DC 之间仍然会形成跳变的电流环，成为一个感性干扰源。所以，我们要同时控制好相关的电流环。
4. Buck 电路的输入电容尽可能靠近上管和下管
我们需要找出不同拓扑的高频电流环路。例如，在 BUCK 电路中，高频电流环路存在于输入电容和两个开关管（或者一个开关管和一个二极管）形成的闭合环路；BOOST 电路作为对偶拓扑，高频电流环路存在于输出电容和两个开关管；SEPIC 电路的高频电流环路存在于两个开关管和两个电容形成的环路中。
高频电流环路通常存在于开关管和连接开关管的电容形成的回路，因为电流变化剧烈的地方通常在开关管之间。而电感由于电流不能突然变化，di/dt 受到限制，不是我们重点考察高频电路环路的部分。
找到高频电流环路后，我们要抑制该噪声源引起的近场磁场。有效的方式是减少该环路的面积，因为通常电流大小需要满足功率输出的要求，不能随意减小。对于高频电流环路来说，减小环路面积还要特别注意输入电容的放置。将电容放置在芯片背面（减小了和开关管的距离），所测得噪声大小要远小于其他两种方式（电容放在侧面和用较长的引线连接电容）。随着先进封装的发展，更多的芯片将输入电容集成到芯片中，可以进一步减小高频环路的面积，以获得更好的 EMC 特性。
5. 去耦电容尽可能靠近 “用电器件”
去耦电容的作用是确保在用电器件的接收端接收到良好质量的电源，消除整个电源平面的所有噪声。电源的噪声来源主要有以下几个方面：稳压芯片输出的电压不是恒定的，会有一定的纹波；稳压电源无法实时响应负载对于电流需求的快速变化，稳压电源响应的频率一般在 200kHz 以内能做正确的响应，超过这个频率则在电源的输出短引脚处出现电压跌落；负载瞬态电流在电源路径阻抗和地路径阻抗产生压降；外部的干扰。
“负载瞬态电流” 问题是由用电负载自身的负载变化产生的，而这种负载变化是由于大量数字信号在 “跳变” 所引起的。集成电路由无数的逻辑门电路组成，基本的输出单元可以看成是 CMOS 反相器。当控制信号是低电平时，上面的 PMOS 打开，输出高电平，打开瞬间，VCC 通过 LVCC 和 R 对芯片 B 的输入管脚进行充电；当控制信号是高电平时，下面的 NMOS 打开，输出低电平，打开瞬间，芯片 B 的输入管脚储存的电量经过 NMOS 进行放电。在 CMOS 反相器输出状态发生变化时，流过的电流是变化的电流，会在走线、过孔、平面层和封装（键合引线、引脚）等具有电感的连接部件上感应出电压。例如，标准的 GND 地电位应该是 0V，但由于芯片与地之间的链接部件存在电感，会感应出电压 VGND，导致芯片上的 “地” 电位被抬高，高于 0V。当 CMOS 输出信号同时从低电平到高电平切换时，VCC 上会观测到一个负电压的噪声，同时也会影响到 GND，并有可能引起一个振荡；当输出信号从高电平到低电平切换时，GND 上会观测到一个正电压的噪声，同时也会影响到 VCC，并有可能引起一个振荡。
随着芯片的管脚越来越多，电流越来越大，集成度越来越高，用电器件对电源平面和 GND 平面造成的干扰会很严重，因此我们必须非常重视电源完整性。
将去耦电容靠近用电器件的位置有以下几个关键理由：
- 降低电感效应：在电源供电线路中，电源线和地线都有一定的电感。当用电器件瞬时需要大电流时，由于电感的存在，线路中会产生电压降，导致用电器件供电电压下降。通过在用电器件附近放置去耦电容，可以在用电瞬间提供瞬时电流，抵消电感引起的电压降。
- 降低电源回路的阻抗：去耦电容在高频上具有较低的阻抗。将去耦电容放置在用电器件附近，可以降低电源回路的总阻抗，使电源更容易提供瞬时高频电流需求。
- 减小电压波动的传播：电源线路上的电压波动会沿着线路传播。通过将去耦电容靠近用电器件，可以减小电压波动的传播距离，确保用电器件获得更稳定的电源电压。
- 化电源噪声对邻近电路的影响：去耦电容可以吸收电源线上的噪声，防止噪声通过电源线传播到邻近的电路。这对于保持邻近电路的稳定性和性能至关重要。
小封装和小容值的去耦电容更应该靠近电源管脚，主要原因与这些电容的高频响应和电流传输的特性有关。小封装和小容值的电容通常在高频范围内具有更好的响应特性，由于高频信号的波长短，电容的物理尺寸和电感对其阻抗的影响较小，因此能够提供对高频噪声的有效去耦。而且，小封装的电容通常具有较低的等效电感，使其能够更快地传输电流，在高频情况下，能够迅速响应用电器件的需求。此外，小容值的电容主要用于处理局部的、瞬时的高频噪声，将这些电容靠近电源管脚，可以在电源引入电路板或芯片的地方提供即时的去耦效果，有助于保持用电器件的电源稳定性，减小对整个电路的影响。
安装电容时，要从焊盘拉出一段引线通过过孔和电源平面连接，接地段也一样。电容的电流回路是：电源平面→过孔→引出线→焊盘→电容→焊盘→引出线→过孔→低平面。放置过孔的基本原则是让这一环路面积，减小寄生电感。以下是几种安装方法的比较：
- 种方法：从焊盘引出很长的线然后连接到过孔，这会引入很大的寄生电感，一定要避免这样做。
- 第二种方法：在焊盘二端打过孔，比种方法环路面积小得多，寄生电感也较小，可以接受。
- 第三种方法：在焊盘侧面打孔，进一步减小了环路面积，寄生电感比种更小，是比较好的方法。
- 第四种方法：焊盘二侧面打孔，和第三种方法相比，电容的每端都是通过并联的过孔接入电源和地平面，比第三种的寄生电感还小，只要空间允许，尽量使用。
- 一种方法：在焊盘上直接打孔，寄生电感，但是 PCB 需要做塞孔处理，否则焊接会出现漏锡的情况。