电路设计中，常看到主CPU各电源附近放置了无数电容，通常会联想到是对电源滤波去耦、储能等。在这些电源引脚处这些电容如何使用合理？为何要这么多数量？
目前电路设计根据功能的复杂程度需要对电源进行多级转换，电压越来越小，意味着电压越小抗干扰能力越弱。在PCB的设计中，器件密度之高，PCB尺寸越小，叠层往往更多，一般会采用有单独的电源、地平面。电源与地平面间谐振电压噪声和阻抗特性仿真【1】中提到，电源、地平面具有很好的传导特性和天然的谐振特性，在系统中是最重要的噪声源及噪声的传播路径，PCB设计时所有信号过孔都穿过电源、地平面，电源地平面构成了所有信号过孔的公共返回路径。由于在PCB中过孔数量多，造成各种丰富的噪声引入到电源、地平面之间，从而噪声耦合到其他敏感网络。
为了减小电源、地平面之间的噪声，常有措施在叠层设计时保持电源层与地层相邻并平面之间的间距尽可能小，原理图设计中对电源网络采用一定密度电容阵列来对电源、地平面去耦，提高电源、地平面的抗噪声能力，提高系统的稳定性。
设计了一定密度的电容阵列来对电源去耦，那这些数量的电容应放置在什么位置，如何进行组合，在工程中必须去考虑。我们常有的结论去耦电容尽可能放置到芯片附近，但究竟是多近才是合理的，其实这里考虑到了电容放置的距离，也就是电容的去耦半径问题。电容放置的距离大于了电容自身的去耦半径，电容的去耦效果将大大降低或完全丧失它的去耦作用。
芯片工作时需求电流是动态变换，电源平面的局部区域也会产生相应的电压扰动，此时去耦电容要补偿这一波动电流或电压，当这种变化产生到去耦电容去提供补偿时，中间会有一定的延时，那么在补偿的过程中噪声源和补偿电流之间在相位上不一致。为了能将去耦电容补偿能量有效传递，需减小噪声源和补偿电流的相位差，即去耦电容补偿距离越短越好，一般实验经验数据值取λ/40~λ/50之间。
波速与波长关系：
其中，λ为波长，单位m，v为波速，单位m/s，f为电容谐振频率，单位Hz，真空中v为光速，但在实际应用中波速小于光速，可在实际工程中近似使用光速估算波长。
查阅相关资料计算电容的去耦半径，如：0.001µF陶瓷电容，产生寄生电感1.6nH，根据电容模型得出复阻抗计算公式：
电容发生谐振，将电容值和电感值代入公式计算f=125.8MHz，假设信号在PCB板上传播速度v=1.2x108m/s，代入公式计算波长λ≈1m，此规格电容去耦半径取λ/50=2cm。估算出此电容只能对它周围2cm范围内的电源进行有效的补偿。
从图可知电容越小，谐振频率越高，对应的波长也就越短，在实际工程使用中去耦半径也就越小，这也就是在实际工程中小容值的电容越靠近芯片引脚处放置的原因。
总结，设计方案、原理图中，需根据电源电压的大小适量分配不同容值的电容，查阅使用电容的谐振频率，合理选择，而不是过分的堆器件。
这也能解释为何原理图设计中需要设计放置不能容值的去耦电容，那这些数量的电容在PCB的布局中又该如何与电源、地平面进行构成回路，过孔如何放置又更加合理，我们下期再聊。
参考文献
[1] 电源与地平面间谐振电压噪声和阻抗特性仿真